KR940003046A - 디램셀의 구조 - Google Patents
디램셀의 구조 Download PDFInfo
- Publication number
- KR940003046A KR940003046A KR1019920012906A KR920012906A KR940003046A KR 940003046 A KR940003046 A KR 940003046A KR 1019920012906 A KR1019920012906 A KR 1019920012906A KR 920012906 A KR920012906 A KR 920012906A KR 940003046 A KR940003046 A KR 940003046A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- word line
- substrate
- dram cell
- convex portion
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 디램셀에 관한 것으로 종래의 디램셀에서, 비트라인형성시 워드라인과 쇼트될가능성이 있고 워드라인의 스캐링 한계가 있으며 소자의 면적을 최소화하는데 한계가 있는 등의 문제점을 개선하기 위한 것이다.
이와같은 본 발명은 액티브 영역을 뒤집힌 T자형(┴)으로 형성하여 볼록한 부분끝에 제1불순물영역을 형성하고 양측가지에 제2불순물영역을 형성하고, 볼록한 부분양측에 워드라인을 형성하고, 제1불순물영역에 콘택되어 비트라인이 형성될 디램 셀 구조이다.
따라서 트랜지스터가 수직방향으로 동작되기 때문에 면적을 줄일 수 있고, 비트라인과 워드라인이 쇼트될 가능성이 전혀 없으며, 단차를 줄일 수 있는등의 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 디램셀 공정사시도.
Claims (1)
- 액티브영역이 뒤집힌 T자형(┴)으로 형성되는 기판과, 볼록한 부분의 끝에 기판과 반대도전형 이온주입으로 형성되는 제1불순물영역과, 양쪽가지부분의 기판표면에 기판과 반대도전형 이온주입으로 형성되는 제2불순물영역과, 볼록한 부분양측에 절연막으로 기판과 격리되어 형성되는 워드라인과, 절연막으로 격리되어 제1불순물영역에 콘택되어 워드라인과 직각방향으로 형성되는 비트라인과, 절연막으로 격리되어 제2불순물영역에 콘택되어 형성되는 커패시터 노드를 포함하여 이루어짐을 특징으로 하는 디램셀의 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012906A KR100239461B1 (ko) | 1992-07-20 | 1992-07-20 | 디램셀의 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012906A KR100239461B1 (ko) | 1992-07-20 | 1992-07-20 | 디램셀의 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940003046A true KR940003046A (ko) | 1994-02-19 |
| KR100239461B1 KR100239461B1 (ko) | 2000-01-15 |
Family
ID=19336630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920012906A KR100239461B1 (ko) | 1992-07-20 | 1992-07-20 | 디램셀의 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100239461B1 (ko) |
-
1992
- 1992-07-20 KR KR1019920012906A patent/KR100239461B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100239461B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870006662A (ko) | 홈 용량을 가진 다이나믹 랜덤 액세스 메모리 | |
| KR890702254A (ko) | 집적회로 트랜치 셀 | |
| KR910019235A (ko) | 반도체기억장치 | |
| KR910003813A (ko) | 적층된 캐패시터 및 매립된 측방향 접촉부를 갖는 dram 셀 | |
| KR910010722A (ko) | 반도체기억장치 | |
| KR900005463A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR960032777A (ko) | 전계효과형 반도체 장치 및 그 제조방법 | |
| KR940003046A (ko) | 디램셀의 구조 | |
| KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR920015367A (ko) | 반도체 메모리장치 | |
| KR970060385A (ko) | 가드링을 구비하는 반도체장치 및 이를 이용한 콘택 형성방법 | |
| KR970008606A (ko) | 반도체메모리셀 및 그 제조방법 | |
| KR950015801A (ko) | 박막트랜지스터의 구조 | |
| KR950004546A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR940003035A (ko) | 디램 셀의 구조 및 제조방법 | |
| KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
| KR890016663A (ko) | 스페이스 월 옥사이드를 이용한 dram셀의 제조방법 | |
| KR920015567A (ko) | 반도체 메모리 셀 제조방법 | |
| KR930011267A (ko) | 마스크롬의 mos 트랜지스터 제조방법 | |
| KR960002488A (ko) | 반도체소자 | |
| KR920015545A (ko) | 스택 커패시터 셀 제조방법 | |
| KR920010819A (ko) | 홀 구조를 갖는 스택 메모리 셀 | |
| KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
| KR890001171A (ko) | 반도체 장치의 폴리사이드 구조 | |
| KR930017173A (ko) | 디램 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070914 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |