KR920015567A - 반도체 메모리 셀 제조방법 - Google Patents
반도체 메모리 셀 제조방법 Download PDFInfo
- Publication number
- KR920015567A KR920015567A KR1019910000292A KR910000292A KR920015567A KR 920015567 A KR920015567 A KR 920015567A KR 1019910000292 A KR1019910000292 A KR 1019910000292A KR 910000292 A KR910000292 A KR 910000292A KR 920015567 A KR920015567 A KR 920015567A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- semiconductor memory
- oxide film
- protective oxide
- cell manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 공정 단면도.
Claims (2)
- 반도체 집적회로의 메모리 셀 제조방법에 있어서, 통상의 플레이트 폴리실리콘 위에 스텝 커버리지가 낮은 보호 산화막을형성하고 건식 식각하여 플레이트 폴리실리콘의 톱 및 측벽에 보호 산화막이 형성되게 하며 이를 마스크로 하여 스토리지노드 폴리실리콘을 건식 식각하고 패터닝함으로 플레이트와 노드 사이의 간격을 일정하게 유지시킬 수 있게 함을 특징으로 하는 반도체 메모리 셀 제조방법.
- 제 1 항에 있어서, 보호 산화막은 상압 화학 증착법 또는 플라즈마 화학 증착법을 이용하여 600℃ 이하에서 톱 부분을 보톰부분보다 두껍게 형성함을 특징으로 하는 반도체 메모리 셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000292A KR930008072B1 (ko) | 1991-01-10 | 1991-01-10 | 반도체 메모리 셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000292A KR930008072B1 (ko) | 1991-01-10 | 1991-01-10 | 반도체 메모리 셀 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015567A true KR920015567A (ko) | 1992-08-27 |
| KR930008072B1 KR930008072B1 (ko) | 1993-08-25 |
Family
ID=19309623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000292A KR930008072B1 (ko) | 1991-01-10 | 1991-01-10 | 반도체 메모리 셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008072B1 (ko) |
-
1991
- 1991-01-10 KR KR1019910000292A patent/KR930008072B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008072B1 (ko) | 1993-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890008987A (ko) | 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 및 그의 제조방법 | |
| KR920015567A (ko) | 반도체 메모리 셀 제조방법 | |
| KR920015565A (ko) | 반도체 셀의 게이트 제조방법 | |
| KR100239461B1 (ko) | 디램셀의 구조 | |
| KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
| KR920020601A (ko) | 반도체장치의 커패시터 제조 방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
| KR970060385A (ko) | 가드링을 구비하는 반도체장치 및 이를 이용한 콘택 형성방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR920005318A (ko) | 텅스텐 실리사이드 전극의 보호방법 | |
| KR920015532A (ko) | 디램 셀 제조방법 | |
| KR910013550A (ko) | 고용량 스택 셀 제조방법 | |
| KR950007104A (ko) | 반도체 소자의 실린더형 캐패시터 제조 방법 | |
| KR920702557A (ko) | 반도체 장치의 제조방법 | |
| KR930011267A (ko) | 마스크롬의 mos 트랜지스터 제조방법 | |
| KR940001346A (ko) | 반도체 소자분리막 제조방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR970063740A (ko) | 반도체소자 및 제조방법 | |
| KR930014970A (ko) | 고집적 메모리 셀 캐패시터 제조 방법 및 그 구조 | |
| KR920015566A (ko) | 메모리 셀 제조방법 | |
| KR950021781A (ko) | 반도체 소자의 게이트 측벽 스페이서 형성 방법 | |
| KR890001170A (ko) | 반도체 장치의 폴리사이드 구조 제조방법 | |
| KR920010818A (ko) | 반도체 제조방법 | |
| KR940022698A (ko) | 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040719 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |