KR940022698A - 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법 - Google Patents
디램 셀 커패시터 스토리지 노드 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR940022698A KR940022698A KR1019930003647A KR930003647A KR940022698A KR 940022698 A KR940022698 A KR 940022698A KR 1019930003647 A KR1019930003647 A KR 1019930003647A KR 930003647 A KR930003647 A KR 930003647A KR 940022698 A KR940022698 A KR 940022698A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- insulating film
- storage node
- transistor
- dram cell
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 title abstract 2
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000002955 isolation Methods 0.000 claims abstract 7
- 239000000758 substrate Substances 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법에 관한 것으로 접촉저항을 감소하고 커패시턴스를 증가시킬 수 있도록 한 것이다.
종래에는 기판에 트랜지스터를 형성하고 트랜지스터 격리용 절연막을 형성하여 한번의 포토에치 공정으로 콘택홀을 형성하였기 때문에 콘택홀 면적이 좁아 접촉저항이 증가하였다.
본 발명은 트랜지스터 격리용 절연막을 2번의 포토에치 공정으로 콘택홀을 형성하므로 콘택홀 면적이 증가되어 접촉저항이 감소되고 트랜지스터 격리용 절연막이 계단형을 갖으므로 커패시턴스가 증가되었다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 디램 셀 스토리지 노드 콘택홀 공정단면도.
Claims (3)
- 반도체 기판(1)에 필드산화막(2)을 성장하여 게이트 절연막, 게이트 전극, 소오스/드레인 영역(6)을 구비한 트랜지스터를 형성하는 공정과, 상기 게이트에 측벽(7) 절연막을 형성하고 전면에 트랜지스터 격리용 절연막을 형성하는 공정과, 제1차 포토에치 공정으로 스토리지 콘택영역의 트랜지스터 격리용 절연막을 식각하는 공정과, 제1차 포토에치 공정보다 스토리지 콘택영역을 좁게 한정한 제2차 포토에치 공정으로 트랜지스터 격리용 절연막을 식각하여 콘택홀을 형성하는 공정과, 콘택부분에 스토리지 노드(10)를 형성하는 공정을 포함하여 제조됨을 특징으로 하는 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법.
- 제1항에 있어서, 트랜지스터 격리용 절연막은 고온산화막 또는 HLD중 하나를 선택하여 형성함을 특징으로 하는 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법.
- 제1항에 있어서, 트랜지스터 격리용 절연막은 1500-2500Å으로 증착하고, 제1차 포토에치 공정시 두께가 300-700Å 남도록 식각함을 특징으로 하는 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930003647A KR940022698A (ko) | 1993-03-11 | 1993-03-11 | 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930003647A KR940022698A (ko) | 1993-03-11 | 1993-03-11 | 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940022698A true KR940022698A (ko) | 1994-10-21 |
Family
ID=66912310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930003647A KR940022698A (ko) | 1993-03-11 | 1993-03-11 | 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940022698A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604757B1 (ko) * | 1999-12-31 | 2006-07-26 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
-
1993
- 1993-03-11 KR KR1019930003647A patent/KR940022698A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604757B1 (ko) * | 1999-12-31 | 2006-07-26 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940022698A (ko) | 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법 | |
| KR950004547A (ko) | 반도체 소자의 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR970054136A (ko) | 디램 셀 캐패시터 제조방법 | |
| KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
| KR930015007A (ko) | 디램 셀 제조방법 | |
| KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR940008095A (ko) | 반도체메모리장치의 제조방법 | |
| KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
| KR950021555A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR970053889A (ko) | 캐패시터 제조 방법 | |
| KR930018728A (ko) | 스택형 메모리 셀 제조방법 | |
| KR970053807A (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
| KR940022861A (ko) | 메모리 소자의 커패시터 제조방법 | |
| KR970077741A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR910013426A (ko) | 디램의 트랜지스터 제조방법 | |
| KR960026837A (ko) | 반도체 장치의 커패시터 형성방법 | |
| KR940001395A (ko) | 디램 셀의 구조 및 제조방법 | |
| KR960039377A (ko) | 반도체 메모리장치 제조방법 | |
| KR940003049A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR910003657A (ko) | 디램쎌의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |