KR930005105A - 반도체 기억 장치 - Google Patents
반도체 기억 장치 Download PDFInfo
- Publication number
- KR930005105A KR930005105A KR1019910014872A KR910014872A KR930005105A KR 930005105 A KR930005105 A KR 930005105A KR 1019910014872 A KR1019910014872 A KR 1019910014872A KR 910014872 A KR910014872 A KR 910014872A KR 930005105 A KR930005105 A KR 930005105A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor memory
- active region
- branches
- forming
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체 기어 장치의 메모리 셀 부분의 회로도,
제2도는 제1도의 등화용 트랜지스터에 대한 종래 기술에 의한 레이아웃도,
제3도는 이 발명에 따른 등화용 트랜지스터에 대한 레이아웃도이다.
Claims (2)
- 충전 등화 회로 및 메모리 셀을 갖는 반도체 기억장치의 등화용 트랜지스터 형성을 위해 반도체 웨이퍼상에 마련된 액티브 영역상에 상기 메모리셀을 가로질러 배치된 워드라인과 동일 패턴으로, 다수의 분할된 가지를 갖고 상기 액티브 영역상의 각 게이트 라인 양쪽으로 소오스, 드레인 영역을 형성하여 동일 영역을 상호 전기적으로 연결하여 형성된 등화 트랜지스터를 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서, 상기 액티브 영역상에 놓이는 분할된 게이트 전극라인은 적어도 2개의 가지 이상으로 형성됨을 특징으로 하는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014872A KR940003596B1 (ko) | 1991-08-27 | 1991-08-27 | 반도체 기억 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014872A KR940003596B1 (ko) | 1991-08-27 | 1991-08-27 | 반도체 기억 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930005105A true KR930005105A (ko) | 1993-03-23 |
| KR940003596B1 KR940003596B1 (ko) | 1994-04-25 |
Family
ID=19319191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910014872A KR940003596B1 (ko) | 1991-08-27 | 1991-08-27 | 반도체 기억 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940003596B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100407373B1 (ko) * | 1996-07-10 | 2004-03-18 | 주식회사 휴비스 | 폴리에스테르계 탄성 복합섬유의 제조방법 |
-
1991
- 1991-08-27 KR KR1019910014872A patent/KR940003596B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100407373B1 (ko) * | 1996-07-10 | 2004-03-18 | 주식회사 휴비스 | 폴리에스테르계 탄성 복합섬유의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940003596B1 (ko) | 1994-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910020904A (ko) | 반도체기억장치 및 그 제조 방법 | |
| KR950007093A (ko) | 게이트 밀도를 증가시키기 위한 일련의 기판 탭 및 확장부를 갖는 대칭형 다층금속 로직 어래이 | |
| KR910005307A (ko) | 비트라인 접촉영역과 스토레이지 캐패시터 접촉영역을 갖는 반도체 메모리 장치 | |
| KR950034686A (ko) | 게이트 어레이의 기본 셀 및 이 기본 셀을 포함하는 게이트 어레이 | |
| KR890016573A (ko) | 반도체기억장치 | |
| KR850002670A (ko) | 마스터 슬라이스 반도체 장치 | |
| KR850000797A (ko) | 마스터슬라이스형 반도체 장치 | |
| KR850004877A (ko) | 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리 | |
| KR960025729A (ko) | 반도체 기억 장치 | |
| KR960036075A (ko) | 반도체 장치 | |
| KR950021666A (ko) | 반도체 장치 | |
| KR930006950A (ko) | 정적 메모리 장치 | |
| KR940012634A (ko) | 반도체 메모리 장치 | |
| KR950010098A (ko) | 반도체 기억장치 | |
| KR850000799A (ko) | 호출 전용 메모리 | |
| KR930003235A (ko) | 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치 | |
| KR920010903A (ko) | 스태틱 랜덤 액세스 메모리용 셀 | |
| KR870010550A (ko) | 바이폴라 및 mos 장치를 갖춘 트랜스리니어 스태틱 메모리 셀 | |
| KR860004408A (ko) | 반도체 메모리 장치 | |
| KR900017165A (ko) | 스탠다드셀방식의 반도체집적회로 | |
| KR930005105A (ko) | 반도체 기억 장치 | |
| KR890007406A (ko) | 고밀도 집적회로 | |
| KR940010081A (ko) | 반도체 메모리장치 | |
| EP0109854A3 (en) | Semiconductor memory devices and methods for making the same | |
| KR880006702A (ko) | 고집적도 및 고속의 반도체메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060307 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |