KR850002670A - 마스터 슬라이스 반도체 장치 - Google Patents
마스터 슬라이스 반도체 장치 Download PDFInfo
- Publication number
- KR850002670A KR850002670A KR1019840005153A KR840005153A KR850002670A KR 850002670 A KR850002670 A KR 850002670A KR 1019840005153 A KR1019840005153 A KR 1019840005153A KR 840005153 A KR840005153 A KR 840005153A KR 850002670 A KR850002670 A KR 850002670A
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- master slice
- semiconductor device
- slice semiconductor
- mis transistors
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 7
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 게이트 열(array)의 예시적인 벌크패턴(bulk pattern)의 평면도, 제3도는 제2도에 도시된 기본셀에 내포된 회로의 등가회로, 제4도는 본 발명에 의한 기본셀의 벌크패턴을 나타내는 평면도, 제5도(A)는 본 발명에 의한 수정된 기본셀 형태의 벌크패턴을 나타내는 평면도, 제5도(B)는 본 발명에 의한 또다른 수정된 기본셀 형태의 벌크패턴을 나타나는 평면도, 제6도는 본 발명에 의한 또다른 수정된 기본셀 형태의 벌크패턴을 나타내는 평면도.
Claims (6)
- 일렬로 배치되는 다수의 기본셀들과, 상기 기본셀들을 상호 연결시키기 위한 다수의 배선들을 갖는 마스터슬라이스 반도체 장치에서, 상기 기본셀들은 각각 게이트전극, 소오스영역 및 드레인영역을 갖되, 상기 게이트 전극은 다수의 연결점들을 갖는 단자부분을 형성하도록 연장되며, 상기 연결점들은 상기 배선들 중 하나를 통하여 다른 기본셀들 중 하나의 상기 소오스영역 혹은 드레인 영역에 연결될 수 있는 마스터슬라이스 반도체 장치.
- 제1항에서, 상기 단자부분은 상기 소오스 또는 드레인 영역과 인접하여 평행하게 위치되는 마스터슬라이스 반도체 장치.
- 제1항에서, 게이트전극의 타단은 배선에 연결을 위한 탭으로 제공되는 마스터슬라이스 반도체 장치.
- 제1,2 또는 3항에서, 상기 기본셀은 상호 인접하여 형성되는 한쌍의 p-채널과 n-채널트랜지스터들을 포함하며, 상기 p-채널 및 n-채널 MIS 트랜지스터들의 게이트들은 오들을 따라 상호 일렬로 배열되는 마스터슬라이스 반도체 장치.
- 제4항에서 상기 기본셀은 또한 제1쌍의 상기 p-채널 및 n-채널 트랜지스터들과 인접하여 평행하게 각각 형성되는 제2쌍의 p-채널 및 n-채널 MIS 트랜지스터과, 상기 제1 및 제2쌍들의 종방향단부들에 인접하여 상호 평행하게 형성되는 추가 p-채널 MIS 트랜지스터들의 결합과, 제1 및 제2쌍들 양자의 다른 종방향 단부들에 인접하여 상호 평행하게 형성되는 추가 n-채널 MIS 트랜지스터들의 결합을 포함하되 상기 추가 p-채널 및 n-채널 MIS트랜지스터들의 게이트들이 제1 및 제2쌍들 양자의 상기 p-채널 및 n-채널 MIS 트랜지스터들의 게이트들에 수직으로 연장되는 마스터슬라이스 반도체 장치.
- 제4 또는 6항에서, 각 쌍내의 사이 각 p-채널 및 n-채널 MIS 트랜지스터들의 게이트 전극들의 상기 단자부분의 반대편 단부에는 상호 마주보는 터브가 제공된 마스터슬라이스 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58-155005 | 1983-08-26 | ||
JP58155005A JPS6047441A (ja) | 1983-08-26 | 1983-08-26 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR850002670A true KR850002670A (ko) | 1985-05-15 |
KR890003184B1 KR890003184B1 (ko) | 1989-08-25 |
Family
ID=15596608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019840005153A KR890003184B1 (ko) | 1983-08-26 | 1984-08-24 | 마스터슬라이스 반도체 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4668972A (ko) |
EP (1) | EP0133958B1 (ko) |
JP (1) | JPS6047441A (ko) |
KR (1) | KR890003184B1 (ko) |
DE (1) | DE3479943D1 (ko) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH061313B2 (ja) * | 1985-02-06 | 1994-01-05 | シャープ株式会社 | 液晶表示装置 |
NO861166L (no) * | 1985-04-24 | 1986-10-27 | Siemens Ag | Celle oppbygget i cmos-teknikk. |
JPS62119936A (ja) * | 1985-11-19 | 1987-06-01 | Fujitsu Ltd | コンプリメンタリ−lsiチツプ |
US4775942A (en) * | 1985-12-09 | 1988-10-04 | International Business Machines Corporation | Seed and stitch approach to embedded arrays |
JPS62261144A (ja) * | 1986-05-07 | 1987-11-13 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH0831578B2 (ja) * | 1986-06-19 | 1996-03-27 | 日本電気株式会社 | マスタ−スライス方式のゲ−トアレ−半導体集積回路装置 |
US4922441A (en) * | 1987-01-19 | 1990-05-01 | Ricoh Company, Ltd. | Gate array device having a memory cell/interconnection region |
DE3850790T2 (de) * | 1987-02-09 | 1994-12-22 | Fujitsu Ltd | Gatematrix mit in Verbindungsgebiet begrabenem Transistor. |
US4884115A (en) * | 1987-02-27 | 1989-11-28 | Siemens Aktiengesellschaft | Basic cell for a gate array arrangement in CMOS Technology |
US5053993A (en) * | 1987-06-08 | 1991-10-01 | Fujitsu Limited | Master slice type semiconductor integrated circuit having sea of gates |
JP2666807B2 (ja) * | 1988-06-16 | 1997-10-22 | 富士通株式会社 | 集積回路パターンの形成方法 |
JPH0210869A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | 半導体装置 |
US5019889A (en) * | 1988-06-29 | 1991-05-28 | Hitachi, Ltd. | Semiconductor integrated circuit device |
US5214299A (en) * | 1989-09-22 | 1993-05-25 | Unisys Corporation | Fast change standard cell digital logic chip |
JPH03236263A (ja) * | 1990-02-14 | 1991-10-22 | Hitachi Ltd | 半導体集積回路装置 |
US5079614A (en) * | 1990-09-26 | 1992-01-07 | S-Mos Systems, Inc. | Gate array architecture with basic cell interleaved gate electrodes |
JP3038939B2 (ja) * | 1991-02-08 | 2000-05-08 | 日産自動車株式会社 | 半導体装置 |
US5691218A (en) * | 1993-07-01 | 1997-11-25 | Lsi Logic Corporation | Method of fabricating a programmable polysilicon gate array base cell structure |
JP2720783B2 (ja) * | 1993-12-29 | 1998-03-04 | 日本電気株式会社 | 半導体集積回路 |
US5552333A (en) * | 1994-09-16 | 1996-09-03 | Lsi Logic Corporation | Method for designing low profile variable width input/output cells |
WO1997035345A1 (en) * | 1996-03-20 | 1997-09-25 | National Semiconductor Corporation | Mosfet ic with on-chip protection against oxide damage caused by plasma-induced electrical charges |
US5723883A (en) * | 1995-11-14 | 1998-03-03 | In-Chip | Gate array cell architecture and routing scheme |
US5760428A (en) * | 1996-01-25 | 1998-06-02 | Lsi Logic Corporation | Variable width low profile gate array input/output architecture |
US5698873A (en) * | 1996-03-08 | 1997-12-16 | Lsi Logic Corporation | High density gate array base cell architecture |
JP3008892B2 (ja) * | 1997-05-28 | 2000-02-14 | 日本電気株式会社 | 半導体装置 |
JPH11121722A (ja) * | 1997-10-17 | 1999-04-30 | Mitsubishi Electric Corp | ゲートアレーおよびゲートアレーを用いる半導体集積回路の製造方法 |
US6617621B1 (en) | 2000-06-06 | 2003-09-09 | Virage Logic Corporation | Gate array architecture using elevated metal levels for customization |
DE102004007398B4 (de) * | 2004-02-16 | 2007-10-18 | Infineon Technologies Ag | Konfigurierbare Gate-Array-Zelle mit erweiterter Gate-Elektrode |
US8533641B2 (en) | 2011-10-07 | 2013-09-10 | Baysand Inc. | Gate array architecture with multiple programmable regions |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5925381B2 (ja) * | 1977-12-30 | 1984-06-16 | 富士通株式会社 | 半導体集積回路装置 |
JPS57100746A (en) * | 1980-12-15 | 1982-06-23 | Toshiba Corp | Semiconductor integrated circuit device |
JPS5882533A (ja) * | 1981-07-10 | 1983-05-18 | Hitachi Ltd | 半導体集積回路装置 |
JPS5861645A (ja) * | 1981-10-09 | 1983-04-12 | Nec Corp | マスタ−スライス集積回路装置 |
JPS5874052A (ja) * | 1981-10-29 | 1983-05-04 | Nec Corp | マスタ−スライス半導体集積回路装置 |
JPS5890758A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 相補形集積回路装置 |
JPS58139446A (ja) * | 1982-02-15 | 1983-08-18 | Nec Corp | 半導体集積回路装置 |
-
1983
- 1983-08-26 JP JP58155005A patent/JPS6047441A/ja active Granted
-
1984
- 1984-07-26 EP EP84108860A patent/EP0133958B1/en not_active Expired
- 1984-07-26 DE DE8484108860T patent/DE3479943D1/de not_active Expired
- 1984-08-24 KR KR1019840005153A patent/KR890003184B1/ko not_active IP Right Cessation
- 1984-08-24 US US06/643,705 patent/US4668972A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0133958B1 (en) | 1989-09-27 |
JPS6047441A (ja) | 1985-03-14 |
EP0133958A2 (en) | 1985-03-13 |
US4668972A (en) | 1987-05-26 |
JPH0520910B2 (ko) | 1993-03-22 |
EP0133958A3 (en) | 1985-12-27 |
DE3479943D1 (de) | 1989-11-02 |
KR890003184B1 (ko) | 1989-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850002670A (ko) | 마스터 슬라이스 반도체 장치 | |
KR860003659A (ko) | 반도체집적회로장치 | |
KR950007093A (ko) | 게이트 밀도를 증가시키기 위한 일련의 기판 탭 및 확장부를 갖는 대칭형 다층금속 로직 어래이 | |
KR850000794A (ko) | 반도체 집적회로 장치 | |
KR860007787A (ko) | 반도체 집적회로 장치 | |
WO1979000461A1 (en) | Complementary mis-semiconductor integrated circuits | |
KR950021539A (ko) | 반도체 집적 회로 | |
GB1440512A (en) | Universal array using complementary transistors | |
KR950034686A (ko) | 게이트 어레이의 기본 셀 및 이 기본 셀을 포함하는 게이트 어레이 | |
KR850000797A (ko) | 마스터슬라이스형 반도체 장치 | |
KR900004022A (ko) | 불휘발성 반도체 기억장치 | |
KR900001009A (ko) | 반도체집적회로 | |
KR930006950A (ko) | 정적 메모리 장치 | |
KR880003415A (ko) | 반도체 집적 회로 | |
KR840006560A (ko) | 마스터 슬라이스 반도체장치 | |
KR890016679A (ko) | 반도체장치 | |
KR900019238A (ko) | 반도체기억장치 | |
KR840008540A (ko) | 바이폴라트랜지스터와 mos 트랜지스터가 혼재하는 반도체 집적회로장치 | |
KR910002116A (ko) | 반도체 장치를 위한 전압 발생회로 | |
EP0249988A3 (en) | A master-slice integrated circuit having an improved arrangement of transistor elements for simplified wirings | |
KR850000799A (ko) | 호출 전용 메모리 | |
KR930003235A (ko) | 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치 | |
KR910003801A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR900013654A (ko) | 반도체 장치 | |
KR860004408A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19980818 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |