KR840008540A - 바이폴라트랜지스터와 mos 트랜지스터가 혼재하는 반도체 집적회로장치 - Google Patents

바이폴라트랜지스터와 mos 트랜지스터가 혼재하는 반도체 집적회로장치 Download PDF

Info

Publication number
KR840008540A
KR840008540A KR1019840001994A KR840001994A KR840008540A KR 840008540 A KR840008540 A KR 840008540A KR 1019840001994 A KR1019840001994 A KR 1019840001994A KR 840001994 A KR840001994 A KR 840001994A KR 840008540 A KR840008540 A KR 840008540A
Authority
KR
South Korea
Prior art keywords
semiconductor integrated
integrated circuit
circuit device
bipolar
mos
Prior art date
Application number
KR1019840001994A
Other languages
English (en)
Other versions
KR890004451B1 (ko
Inventor
요오지(외 4) 니시오
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌 세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR840008540A publication Critical patent/KR840008540A/ko
Application granted granted Critical
Publication of KR890004451B1 publication Critical patent/KR890004451B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11896—Masterslice integrated circuits using combined field effect/bipolar technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

내용 없음.

Description

바이폴라트랜지스터와 MOS 트랜지스터가 혼재하는 반도체 집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본원 발명의 일실시에 사용되는 바이폴라 CMOS복합의 2입력낸드회로도.
제3도는 본원 발명의 일실시에 사용되는 기본 셀이며 제2도의 회로를 구성하는 패터언도.
제4도는 제3도의 단면도.

Claims (20)

  1. 동일반도체 기판상에 소망의 회로소자로 이루어지며, 회로동작을 하는 복수개의 내부회로와, 외부로부터의 입력신호를 입력하고, 상기 내부회로에 출력하는 복수개의 입력회로와, 상기 내부회로의 출력신호를 입력하며 외부에 출력하는 복수개의 출력회로를 갖는 반도체 집적회로장치에 있어서, 상기 내부회로는 주로 바이폴라트랜지스터와 MOS트랜지스터로 구성되며, 상기 입력회로 및 상기 출력회로중 최소한 한쪽은 주로 바이폴라 트랜지스터로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
  2. 상기 내부회로는 최소한 하나의 기본셀로 구성되는 것을 특징으로 하는 특허청구의 범위 1기재의 반도체 집적회로장치.
  3. 상기 기본셀은 복수의 바이폴라트랜지스터와 복수의 MOS트랜지스터로 구성되는 것을 특징으로 하는 특허청구의 범위 2기재의 반도체 집적회로장치.
  4. 한쪽의 주면측에, 최소한 하나의 트랜지스터에 의해 구성되는 기본셀을 일방향으로 다수개 병설해서 기본셀열 하고, 이 기본셀열을 직각방향으로 복수개 병설해서 이루어진 반도체기판과, 이 반도체칡상에 절역막을 통해서 적층되며, 상기 기본셀내 및 상 기기본셀간을 접속하는 배선을 구비하는 것에 있어서, 최소한 하나의 기본셀열은 복수의 바이폴라트랜지스터와 복수의. MOS트랜지스터로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
  5. 상기 기본셀은 최소한 복수의 바이폴라트랜지스터와 복수의 MOS트랜지스터로 구성되는 것을 특징으로 하는 특허청구의 범위 4기재의 반도체 집적회로장치.
  6. 상기 기본셀은 한쪽의 주단자가 반도체기판의 최고전위에 고정되는 바이폴라트랜지스터와 MOS트랜지스터를 반도체기판의 일주 면상에 설치한 동일웰내에 배치하며, 이 웰의 전위를 이 한편의 주단자에서 공급하고, 한쪽의 주단자의 전위가 회로동작중에 변화하는 다른 바이폴라트랜지스터는 상기 웰과는 다른 웰에 배치하며, 상기 2개의 웰사이에 다른 MOS트랜지스터를 배치하여 구성되는 기본셀임을 특징으로 하는 특허청구의 범위 5기재의 반도체 집적회 반도체 집적회로장치.
  7. 상기 한쪽의 주단자가 반도체기판중의 최고전위에 고정되는 바이폴라트랜지스터의 다른쪽의 주단자와 상기 한쪽의 주단자의 전위가 회로동작중에 변화하는 다른 바이폴라트랜지스터의 한쪽의 주단자가 금속 저저항선으로 접속되어 있는 것을 특징으로 하는 특허청구의 범위 6기재의 반도체 집적회로장치.
  8. 최소한 하나의 MOS트랜지스터의 드레인 또는 소오스상의 제1의 절연막에는 복수개의 콘택트를 설치하는 것을 특징으로 하는 특허청구의 범위 5기재의 반도체 집적회로장치.
  9. 바이폴라트랜지스터의 제어단자에 접속되는 배선은 다른쪽의 주단자에 접속되는 배선폭보다 가는 것을 특징으로 하는 특허청구의 범위 5기재의 반도체 집적회로장치.
  10. MOS 트랜지스터상을 지나는 최고 전위전원배선 및 최저전위전 원배선의 양옆에 각기 하나 이상의 논리회로 구성용의 통과스페이스를 설치하는 것을 특징으로 하는 특허청구의 범위 5기재의 반도체 집적회로장치.
  11. 상기 최소한 하나의 기본셀열은 트랜지스터 MOS가트랜지스터인 MOS기본셀과, 트랜지스터가 바이폴라트랜지스터인 바이폴라 기본셀이 혼재해서 구성되는 것을 특징으로 하는 특허청구의 범위 4기재의 반도체 집적회로장치.
  12. 상기 MOS 기본셀이 복수개 병설하여 MOS얼레이를 구성하고, 상기 바이폴라 기본셀이 최소한 1개 병설해서 바이폴라얼레이를 구성하고 있으며, 상기 최소한 하나의 기본셀열은 상기 MOS얼레이와 상기 바이폴라얼레이가 혼재해서 구성되는 것을 특징으로 하는 특허청구의 범위 11기재의 반도체 집적회로장치.
  13. 상기 기본셀열의 양단의 기본셀은 바이폴라기본셀임을 특징으로 하는 특허청구의 범위 11기재의 반도체 집적회로장치.
  14. 하나의 MOS 얼레이는 우수개의 MOS 기본셀에 의해 구성되며, 하나의 바이폴라얼레이는 우수개의 바이폴라기본셀에 의해 구성되는 것을 특징으로 하는 특허청구의 범위 12기재의 반도체 집적회로장치.
  15. 하나의 MOS얼레이는 우수개의 MOS 전개효과 트랜지스터에 의해 구성되는 것을 특징으로 하는 특허청구의 범위 12기재의 반도체 집적회로장치.
  16. 하나의 바이폴라얼레이는 우수개의 바이폴라트랜지스터에 의해 구성되는 것을 특징으로 하는 특허청구의 범위 12기재의 반도체 집적회로장치.
  17. 반도체기판의 주표면에 최소한 하나의 논리게이트로 구성되는 기능회로 블록이 설치되는 반도체집적 회로장치에 있어서, 최소한 하나의 기능회로 블록을 구성하는 논리게이트중 최소한 하나는 바이폴라트랜지스터와 MOS트랜지스터와의 복합회로로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
  18. 복수의 상기 기능블록이 복수 모여서 구성되는 서브칩이 복수설치되는 것을 특징으로 하는 특허청구의 범위 17기재의 반도체 집적회로장치.
  19. 하나의 기능회로블록을 구성하는 논리게이트중, 다른 기능회로 블록에의 출력을 형성하는 논리게이트의 최소한 하나의 바이폴라트랜지스터와 MOS트랜지스터와의 복합회로로 구성되는 것을 특징으로 하는 특허청구의 범위 17기재의 반도체 집적회로장치.
  20. 하나의 서브칩을 구성하는 논리게이트중, 다른 서브칩에의 출력을 형성하는 논리게이트의 최소한 하나의 바이폴라트랜지스터와 MOS트랜지스터와의 복합회로로 구성된 것을 특징으로 하는 특허청구의 범위 18기재의 반도체 집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840001994A 1983-04-15 1984-04-14 바이폴라트랜지스터와 mos트랜지스터가 혼재하는 반도체 집적회로장치 KR890004451B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP67470 1983-04-15
JP58067470A JPH0669142B2 (ja) 1983-04-15 1983-04-15 半導体集積回路装置
JP83-67470 1983-04-15

Publications (2)

Publication Number Publication Date
KR840008540A true KR840008540A (ko) 1984-12-15
KR890004451B1 KR890004451B1 (ko) 1989-11-04

Family

ID=13345875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840001994A KR890004451B1 (ko) 1983-04-15 1984-04-14 바이폴라트랜지스터와 mos트랜지스터가 혼재하는 반도체 집적회로장치

Country Status (5)

Country Link
US (1) US5378941A (ko)
EP (2) EP0125504B1 (ko)
JP (1) JPH0669142B2 (ko)
KR (1) KR890004451B1 (ko)
DE (2) DE3479547D1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035532A (ja) * 1983-07-29 1985-02-23 Fujitsu Ltd マスタスライス集積回路装置
CN1003549B (zh) * 1985-01-25 1989-03-08 株式会社日立制作所 半导体集成电路器件
JP2845869B2 (ja) * 1985-03-25 1999-01-13 株式会社日立製作所 半導体集積回路装置
US4649294A (en) * 1986-01-13 1987-03-10 Motorola, Inc. BIMOS logic gate
JPH01220521A (ja) * 1988-02-26 1989-09-04 Nec Corp 半導体集積回路装置
JPH01256149A (ja) * 1988-04-06 1989-10-12 Hitachi Ltd ゲートアレイ集積回路
JP2663138B2 (ja) * 1988-05-11 1997-10-15 株式会社日立製作所 半導体集積回路装置
DE69012848T2 (de) * 1989-02-09 1995-03-09 Sony Corp Integrierte Halbleiterschaltungsanordnungen.
JP2632420B2 (ja) * 1989-02-23 1997-07-23 三菱電機株式会社 半導体集積回路
DE4002780C2 (de) * 1990-01-31 1995-01-19 Fraunhofer Ges Forschung Basiszelle für eine kanallose Gate-Array-Anordnung
US5055716A (en) * 1990-05-15 1991-10-08 Siarc Basic cell for bicmos gate array
JP2714996B2 (ja) * 1990-08-08 1998-02-16 三菱電機株式会社 半導体集積回路装置
TW289153B (ko) * 1994-09-26 1996-10-21 Ibm
FR2742933B1 (fr) * 1995-12-20 1998-03-13 Sgs Thomson Microelectronics Composant statique et monolithique limiteur de courant et disjoncteur
US5838031A (en) * 1996-03-05 1998-11-17 Trw Inc. Low noise-high linearity HEMT-HBT composite
US6040827A (en) * 1996-07-11 2000-03-21 Hitachi, Ltd. Driver circuit, driver integrated circuit, and display device and electronic device using the driver circuit and driver integrated circuit
JP6847731B2 (ja) * 2017-03-29 2021-03-24 エイブリック株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541353A (en) * 1967-09-13 1970-11-17 Motorola Inc Mosfet digital gate
DE2823555A1 (de) * 1977-05-31 1978-12-07 Fujitsu Ltd Zellenfoermige integrierte schaltung
FR2415392A1 (fr) * 1978-01-20 1979-08-17 Anvar Circuit electronique multifonction a quatre circuits de base et applications de ce circuit
JPS5591853A (en) * 1978-12-29 1980-07-11 Fujitsu Ltd Semiconductor device
JPS57212827A (en) * 1981-06-24 1982-12-27 Toshiba Corp Complementary mos logical circuit
EP0058958B1 (en) * 1981-02-25 1986-10-29 Kabushiki Kaisha Toshiba Complementary mosfet logic circuit
JPS57181152A (en) * 1981-04-30 1982-11-08 Toshiba Corp Semiconductor integrated circuit device
DE3276284D1 (en) * 1981-09-10 1987-06-11 Fujitsu Ltd Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers
JPS5844742A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体集積回路装置
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
JPH0669142B2 (ja) 1994-08-31
DE3479547D1 (en) 1989-09-28
EP0125504A1 (en) 1984-11-21
DE3486077D1 (de) 1993-03-25
US5378941A (en) 1995-01-03
DE3486077T2 (de) 1993-08-05
EP0290672B1 (en) 1993-02-17
JPS59193627A (ja) 1984-11-02
EP0125504B1 (en) 1989-08-23
KR890004451B1 (ko) 1989-11-04
EP0290672A1 (en) 1988-11-17

Similar Documents

Publication Publication Date Title
US5923060A (en) Reduced area gate array cell design based on shifted placement of alternate rows of cells
US20210297068A1 (en) Flip-flop with delineated layout for reduced footprint
KR840008540A (ko) 바이폴라트랜지스터와 mos 트랜지스터가 혼재하는 반도체 집적회로장치
US4733288A (en) Gate-array chip
KR900008648B1 (ko) 반도체집적회로장치
US5493135A (en) Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density
KR950034686A (ko) 게이트 어레이의 기본 셀 및 이 기본 셀을 포함하는 게이트 어레이
KR850000797A (ko) 마스터슬라이스형 반도체 장치
KR950010098A (ko) 반도체 기억장치
US5635737A (en) Symmetrical multi-layer metal logic array with extension portions for increased gate density and a testability area
US4951111A (en) Integrated circuit device
EP0046197A1 (en) FET convolved logic
KR20070067603A (ko) 게이트 어레이
KR920006750B1 (ko) 반도체장치
EP0598895A4 (en) SYMMETRICAL MULTI-LAYER METAL LOGIC MATRIX WITH CONTINUOUS CONNECTION BANDS AT SUBSTRATE LEVEL.
KR920004225B1 (ko) 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법
US4034243A (en) Logic array structure for depletion mode-FET load circuit technologies
KR900005448A (ko) 반도체 지연 회로장치
US5422581A (en) Gate array cell with predefined connection patterns
JPS586157A (ja) Ｃｍｏｓマスタ・スライスｌｓｉ
KR950010025A (ko) 반도체 장치의 설계장치 및 방법
JPS5843904B2 (ja) 半導体装置の製作方法
US20060279329A1 (en) Mask-programmable logic macro and method for programming a logic macro
JPS6135535A (ja) マスタ−スライス集積回路装置
GB2121601A (en) Uncommitted logic integrated circuit array

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021104

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee