KR900005448A - 반도체 지연 회로장치 - Google Patents

반도체 지연 회로장치 Download PDF

Info

Publication number
KR900005448A
KR900005448A KR1019890012672A KR890012672A KR900005448A KR 900005448 A KR900005448 A KR 900005448A KR 1019890012672 A KR1019890012672 A KR 1019890012672A KR 890012672 A KR890012672 A KR 890012672A KR 900005448 A KR900005448 A KR 900005448A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
transistors
source
Prior art date
Application number
KR1019890012672A
Other languages
English (en)
Other versions
KR930008521B1 (ko
Inventor
후미다까 아사미
신야 우도
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
미야따 아쓰
규슈 후지쓰 일렉트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63216389A external-priority patent/JPH0267004A/ja
Priority claimed from JP63216388A external-priority patent/JPH0266958A/ja
Priority claimed from JP63216387A external-priority patent/JP2677272B2/ja
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤, 미야따 아쓰, 규슈 후지쓰 일렉트로닉스 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR900005448A publication Critical patent/KR900005448A/ko
Application granted granted Critical
Publication of KR930008521B1 publication Critical patent/KR930008521B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

내용 없음

Description

반도체 지연 회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 첫번째 실시예에 따른 반도체 지연 회로장치의 배치를 나타내는 평면도.
제8도는 강조된 첫번째와 두번째 알루미늄 배선층 사이에 접점을 갖는 제6도의 반도체 지연 회로장치의 배치를 나타내는 평면도.
제10도는 제8도에 도시된 반도체 지연 회로장치의 하나의인버터 부를 나타내는 동일 회로도.
제11도는 제8도의 선 A-A를 따라 얻어진 반도체 지연 회로장치를 나타내는 단면도.
제12도는 제8도의 선 B-B를 따라 얻어진 반도체 지연 회로장치를 나타내는 단면도.

Claims (22)

  1. 공통 전원 전압을 수신하는 서로 마주보며 서로 이웃하게 배열된 소오스 영역들을 갖는 동일 전도형의 한쌍의 트랜지스터들과 전도형이 소오스 영역들의 그것과 반대이며 상기 소오스 영역들 사이에서 확장하는 기판 접촉확산 영역을 포함하는 반도체 집적 회로장치.
  2. 제1항에 있어서, 상기 기판 접촉확산 영역이 웰 또는 기판보다 더 높은 불순물 밀도를 가지는 반도체 집적 회로장치.
  3. 제1항에 있어서, 상기 반도체 집적 회로장치가 동일 전도형 트랜지스터들의 다수쌍의 복수 단들을 포함하고, 상기 기판 접촉확산 영역이 이웃단에서 다수 쌍의 트랜지스터들의 각 소오스 영역들에 확장하며 각 소오스 영역들을 가지는 트랜지스터들의 영역들을 형성하는 근접 채널에 돌출하는 반도체 집적 회로장치.
  4. 제1항에 있어서, 상기 다수 쌍의 트랜지스터들의 소오스 영역들 사이의 상기 기판 접촉 확산 영역이 알루미늄 배선을 접속하기 위한 접점부를 포함하는 반도체 집적 회로장치.
  5. 제1항에 있어서, 상기 다수 쌍의 트랜지스터들의 소오스 영역들 사이의 기판 접촉 확산 영역의 거리가 확산의 최소 폭보다 더 작은 반도체 직접회로 장치.
  6. 제5항에 있어서, 상기 다수 쌍의 트랜지스터들의 소오스 영역들 사이의 기판 접촉확산 영역의 거리가 4미크론 보다 더 작은 반도체 집적 회로장치.
  7. 직렬 접속되는 첫번째 전원선, 두번째 전원선 및 그의 각각이 상기 첫번째와 두번째 전원선들에 접속되고 첫번재 전도형 트랜지스터와 두번째 전도형 트랜지스터로 구성되는 다수의 인버터 회로들과 서로 마주보며 서로 이웃하게 배열되는 소오스 영역들을 가지는 동일 전도형의 한 쌍의 트랜지스터들 및 그의 전도형이 소오스 영역들 사이에서 확장하는 상기 소오스 영역들의 그것과 반대인 기판 접촉확산 영역등으로 이루어지는 반도체 집적 회로 장치.
  8. 제7항에 있어서, 상기 기판 접촉확산 영역이 기판보다 더 높은 불순물 밀도를 가지는 반도체 집적 회로장치.
  9. 제7항에 있어서, 상기 첫번째 전도형 트랜지스터가 P-채널형 트랜지스터이고 상기 두번째 전도형 트랜지스터가 N-채널형 트랜지스터이며, 상기 첫번째 전원선이 상기 인버터 회로들의 각 P-채널형 트랜지스터의 소오스 영역에 고전위 전원을 인가하기 위해 사용되고 두번째 전원선이 상기 인버터 회로들의 각 N-채널형 트랜지스터의 소오스 영역에 저 전위 전원을 인가하기 위해 사용되는 반도체 집적 회로장치.
  10. 제7항에 있어서, 상기 한 쌍의 트랜지스터의 소오스 영역들 사이의 상기 기판 접촉확산 영역이 알루미늄 배선을 접속하기 위한 접점부를 포함하는 반도체 집적 회로장치.
  11. 제7항에 있어서, 상기 한쌍의 트랜지스터들의 소오스 영역들 사이의 기판 접촉 확산 영역의 거리가 확산의 최소 폭보다 더 작은 반도체 집적 회로장치.
  12. 제11항에 있어서, 상기 한 쌍의 트랜지스터들의 소오스 영역들 사이의 기판 접촉확산 영역의 거리가 4미크론 보다 더 작은 반도체 집적 회로장치.
  13. 제7항에 있어서, 상기 다수의 인버터 회로들이 복수 로우들로 배열되고 짝수 배로 연속적으로 턴되며 직렬-접속되고, 각 로우에서 인버터 회로들의 단 수가 홀수인 반도체 집적 회로장치.
  14. 제13항에 있어서, 마지막 로우에서 인버터 회로들의 단수가 짝수인 반도체 집적 회로장치.
  15. 제13항에 있어서, 상기 첫번째 전도형 트랜지스터의 ON 저항 값이 상기 두번째 전도형 트랜지스터의 그것과 다른 반도체 집적 회로장치.
  16. 직렬 접속되는 첫번째 전원선, 두번째 전원선 및 그의 각각이 상기 첫번재와 두번째 전원선들에 접속되고 첫번째 전도형 트랜지스터와 두번째 전도형 트랜지스터로 구성되는 다수의 인버터 회로들과 상기 첫번째와 두번째 전도형 트랜지스터들의 각 소오스와 드레인 영역들을 접속하는 확장선들이 서로 교차하도록 배열되는 상기 첫번째와 두번째 전도형 트랜지스터들의 소오스와 드레인 영역들 및 소오스와 드레인 영역들에 직각으로 배치되는 게이트 전극을 가지는 전도층 등으로 이루어지는 반도체 집적 회로장치.
  17. 제16항에 있어서, 상기 첫번째와 두번째 전도형 트랜지스터들의 소오스와 드레인 영역들의 각각에 제공된 배선 접점의 평면상이 육각형인 반도체 집적 회로장치.
  18. 제16항에 있어서, 상기 첫번째와 두번째 전도형 트랜지스터들의 드레인 영역들을 서로 접속하기 위한 배선이 상기 첫번째와 두번째 전도형 트랜지스터들의 게이트 전극을 가지는 전도층의 곡선에 반대로 굽어지는 반도체 집적 회로장치.
  19. 제16항에 있어서, 상기 첫번재와 두번째 전도형 트랜지스터들의 드레인 영역들을 서로 접속하기 위한 배선이 다음단 인버터 회로의 각 게이트 전극을 가지는 전도층에 접속되는 반도체 집적 회로장치.
  20. 제16항에 있어서, 상기 다수의 인버터회로들 복수 로우들로 배열되고 짝수배로 연속적으로 턴되며 직렬-접속되고, 각 로우에서 인버터 회로들의 단수가 홀수인 반도체 집적 회로장치.
  21. 제20항에 있어서, 마지막 로우에서 인버터 회로들의 단수가 짝수인 반도체 집적 회로장치.
  22. 제20항에 있어서, 상기 첫번째 전도형 트랜지스터의 ON 저항 값이 상기 두번째 전도형 트랜지스터의 그것과 다른 반도체 집적 회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890012672A 1988-09-01 1989-09-01 반도체 집적 회로장치 KR930008521B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP63216389A JPH0267004A (ja) 1988-09-01 1988-09-01 半導体集積回路装置
JP63216388A JPH0266958A (ja) 1988-09-01 1988-09-01 半導体集積回路装置
JP63-216388 1988-09-01
JP63-216387 1988-09-01
JP63216387A JP2677272B2 (ja) 1988-09-01 1988-09-01 半導体集積回路装置
JP63-216389 1988-09-01

Publications (2)

Publication Number Publication Date
KR900005448A true KR900005448A (ko) 1990-04-14
KR930008521B1 KR930008521B1 (ko) 1993-09-09

Family

ID=27329874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012672A KR930008521B1 (ko) 1988-09-01 1989-09-01 반도체 집적 회로장치

Country Status (4)

Country Link
US (1) US5391904A (ko)
EP (1) EP0357410B1 (ko)
KR (1) KR930008521B1 (ko)
DE (1) DE68910445T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440154A (en) * 1993-07-01 1995-08-08 Lsi Logic Corporation Non-rectangular MOS device configurations for gate array type integrated circuits
US5874754A (en) * 1993-07-01 1999-02-23 Lsi Logic Corporation Microelectronic cells with bent gates and compressed minimum spacings, and method of patterning interconnections for the gates
DE4444808B4 (de) * 1993-12-17 2005-12-15 Denso Corp., Kariya Halbleitervorrichtung
US5671397A (en) * 1993-12-27 1997-09-23 At&T Global Information Solutions Company Sea-of-cells array of transistors
US6675361B1 (en) * 1993-12-27 2004-01-06 Hyundai Electronics America Method of constructing an integrated circuit comprising an embedded macro
JP3410829B2 (ja) * 1994-09-16 2003-05-26 株式会社東芝 Ｍｏｓゲート型半導体装置
US7256758B2 (en) 2003-06-02 2007-08-14 Au Optronics Corporation Apparatus and method of AC driving OLED
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432082A (en) * 1977-08-17 1979-03-09 Hitachi Ltd Semiconductor device
JPS5552266A (en) * 1978-10-11 1980-04-16 Seiko Epson Corp Semiconductor integrated circuit
JPS5944787B2 (ja) * 1982-12-24 1984-11-01 株式会社日立製作所 Ｍｏｓ型ｒｏｍ
JPS59158546A (ja) * 1983-02-28 1984-09-08 Mitsubishi Electric Corp 相補形ｍｏｓ集積回路装置
JPS59165448A (ja) * 1983-03-11 1984-09-18 Toshiba Corp 相補型半導体集積回路装置
JPS6042866A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 半導体装置及びその製造方法
JPS6064473A (ja) * 1983-09-20 1985-04-13 Seiko Epson Corp Ｍｏｓ型トランジスタ
JPS6072257A (ja) * 1983-09-28 1985-04-24 Nec Corp 半導体集積回路
JPS60123053A (ja) * 1983-12-07 1985-07-01 Hitachi Micro Comput Eng Ltd 半導体装置
JPS60154553A (ja) * 1984-01-23 1985-08-14 Nec Corp 相補型ｍｏｓ集積回路の駆動方法
JPS61111576A (ja) * 1984-10-13 1986-05-29 Fujitsu Ltd 半導体装置
US4742254A (en) * 1985-10-07 1988-05-03 Nippon Gakki Seizo Kabushiki Kaisha CMOS integrated circuit for signal delay
JPS62247619A (ja) * 1986-04-21 1987-10-28 Hitachi Ltd インバ−タ遅延回路
JPH07120705B2 (ja) * 1987-11-17 1995-12-20 三菱電機株式会社 素子間分離領域を有する半導体装置の製造方法
JPH07105447B2 (ja) * 1988-12-15 1995-11-13 株式会社東芝 伝送ゲート

Also Published As

Publication number Publication date
DE68910445D1 (de) 1993-12-09
KR930008521B1 (ko) 1993-09-09
EP0357410A2 (en) 1990-03-07
EP0357410A3 (en) 1991-01-09
EP0357410B1 (en) 1993-11-03
US5391904A (en) 1995-02-21
DE68910445T2 (de) 1994-02-24

Similar Documents

Publication Publication Date Title
KR930003557B1 (ko) 전송게이트
KR860003659A (ko) 반도체집적회로장치
KR850002670A (ko) 마스터 슬라이스 반도체 장치
KR950007093A (ko) 게이트 밀도를 증가시키기 위한 일련의 기판 탭 및 확장부를 갖는 대칭형 다층금속 로직 어래이
KR840005920A (ko) 반도체 집적회로 장치
KR890003147B1 (ko) 게이트 에레이
US4513307A (en) CMOS/SOS transistor gate array apparatus
US4511914A (en) Power bus routing for providing noise isolation in gate arrays
KR970054536A (ko) 반도체 장치
KR850000797A (ko) 마스터슬라이스형 반도체 장치
KR960026941A (ko) 반도체장치
US4771327A (en) Master-slice integrated circuit having an improved arrangement of transistor elements for simplified wirings
KR900004022A (ko) 불휘발성 반도체 기억장치
KR840008540A (ko) 바이폴라트랜지스터와 mos 트랜지스터가 혼재하는 반도체 집적회로장치
KR840006560A (ko) 마스터 슬라이스 반도체장치
US7595561B2 (en) Semiconductor device including multiple rows of peripheral circuit units
KR900005448A (ko) 반도체 지연 회로장치
US5952698A (en) Layout pattern for improved MOS device matching
US4045811A (en) Semiconductor integrated circuit device including an array of insulated gate field effect transistors
JPH0745829A (ja) 半導体集積回路装置
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
US4951111A (en) Integrated circuit device
US5229667A (en) Delay unit implemented by inverting circuits associated with capacitive load for increasing delay
KR100261900B1 (ko) 반도체 집적 회로 장치
KR920018947A (ko) 스태틱형 랜덤 억세스 메모리 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000831

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee