JPH0266958A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 各ソース領域を対向近接させた少くとも１対の同一導電
型のトランジスタを含む半導体集積回路装置に関し、 該ｌ対のトランジスタの一方が動作した場合に、その影
響が該対向近接した他方のトランジスタのソース側に及
ぶことを確実に阻止することを目的とし、 各ソース領域を対向近接させた１対の同一導電型のトラ
ンジスタをそなえ、該１対のトランジスタの各ソース領
域が、該各ソース領域とは反対導電型でかつ基板より不
純物濃度の高い基板コンタクト拡散層を介して連結され
るように構成される。

〔産業上の利用分野〕

本発明は、各ソース領域を対向近接させた少くとも１対
の同一導電型（Ｐチャネル型又はＮチャネル型）のトラ
ンジスタを含む半導体集積装置に関し、更には例えば遅
延線などを構成するために互に縦続接続された複数段・
複数列のインバータ回路（各１個のＰチャネルトランジ
スタとＮチャネルトランジスタとからなる）を有する半
導体集積回路装置に関する。

〔従来の技術〕

第１２図は従来技術による半導体集積回路装置において
単一のインバータを構成した部分のレイアウトを例示す
る図であって、ＮチャネルトランジスタＱｎ’とＰチャ
ネルトランジスタＱｐ′とにより該インバータ回路が構
成される。第１３図は、上記第１２図に示されるＮチャ
ネルトランジスタＱｎ’に沿って切断した断面図を示す
もので、Ｐ−型の半導体基板１１′内に該Ｎチャネルト
ランジスタＱｎ’を構成するＮ＋拡散層としてのソース
拡散領域２１′およびドレイン拡散領域２２′が設けら
れ、更に該ソース拡散領域２１′に隣接してＰ゛拡散層
としての基板コンタクト拡散領域３１′が設けられてい
る。４′はポリシリコン層などにより構成されており、
該ＮチャネルトランジスタＱｎ′と富亥Ｐチャネルトラ
ンジスタＱｐ’に対する共通のゲート電極として機能す
る。

４１′は該ポリシリコン層４に接続された入力信号用の
アルミ配線である。５′は該ソース拡散領域２１′と基
板コンタクト拡散領域３１′とに、それぞれそのコンタ
クト部分５１′および５２′において接続されるアルミ
配線で、該アルミ配線５′には■ｓｓ電源が接続される
。６′は該ＮチャネルトランジスタＱｎ’のドレイン拡
散領域２２′と該ＰチャネルトランジスタＱｐ′のドレ
イン拡散領域（Ｐ”層）２３′とをそれぞれそのコンタ
クト部分６１′および６２′を介して接続するアルミ配
線で、該アルミ配線６′を介して該インバータ回路の出
力信号がとり出される。一方、該Ｐチャネルトランジス
タＱｐ′のソース拡散領域（Ｐ”層）２４′と該領域２
４′に隣接して設けられる基板コンタクト拡散領域（Ｎ
’層）　３２′とには、それぞれそのコンタクト部分７
１′および７２′を介して接続されるアルミ配線７′が
設けられ、該アルミ配線７′にはＶｃｃ電源が接続され
る。なお８′はシリコン酸化膜などの絶縁膜を示す。な
お第１４図は上述のようなレイアウトにより構成される
インバータの等価回路が示される。

上記第１２図には、半導体集積回路装置において単一の
インバータが構成されている部分のレイアウトのみが示
されているが、かかる半導体集積装置のレイアウトパタ
ーンは最近益々微細化される傾向にあり、それに伴って
例えば上述したようなインバータが他のインバータと互
に近接して配置されるようになると、各インバータを構
成する同一導電型（Ｐチャネル型又はＮチャネル型）の
トランジスタの各ソース領域が一体に形成されて共通の
ソース領域を構成することが考えられる。

そしてかかる場合には、該共通のソース領域とは別に、
該共通のソース領域に対する基板コンタクト拡散層（該
共通のソース領域とは反対導電型で基板より不純物濃度
の高いＮ゛層又はＰ″層として構成される）が設けられ
、該共通のソース領域と該基板コンタクト拡散層とがア
ルミ配線を介して所定の電源に接続されるように構成さ
れる。

〔発明が解決しようとする課題〕

しかしながら上記のように構成した場合には所定のトラ
ンジスタが動作しているときに、その動作電流が上記共
通のソース領域を介してアルミ配線側に流れることによ
って、該共通のソース領域とアルミ配線間のコンタクト
抵抗などに起因して、該ソース領域を共通とする他方の
トランジスタのソース電位に変動を生じさせ、該他方の
トランジスタの特性（例えばしきい値電圧）に影響を及
ぼすことになる。

本発明はかかる課題を解決するためになされたもので、
同一導電型の１対のトランジスタの各ソース領域が互に
近接して対向配置された場合にも、該各ソース領域間を
、該各ソース頭域とは反対導電型で基板より不純物濃度
の高い基板コンタクト拡散層により分離することによっ
て、各自のトランジスタに流れた動作電流の影響が、該
他方のトランジスタのソース側（すなわちその特性）に
何等及ばないようにしたものである。

〔課題を解決するための手段〕

かかる課題を解決するために本発明においては、各ソー
ス領域を対向近接させた１対の同一導電型のトランジス
タをそなえ、該１対のトランジスタの各ソース領域が、
該各ソース領域とは反対導電型でかつ基板より不純物濃
度の高い基板コンタクト拡散層を介して連結されている
半導体集積回路装置が提供される。

〔作　用〕

上記構成によれば、互に近接して対向する該１対のトラ
ンジスタの各ソース領域が該基板コンタクト拡散層によ
り個別的に分離されるため、各自のトランジスタに流れ
る電流はすべてそのソース側から該トランジスタ自身の
ソースコンタクトを通って電源配線（アルミ配線）側に
流れるようになり、したがって各自のトランジスタに流
れた動作電流の影響が、該対向近接する他のトランジス
タのソース電位（したがって該トランジスタの特性）に
何等及ばないようにすることができる。

〔実施例〕

第１図乃至第３図は本発明の１実施例としての半導体集
積回路装置のレイアウトを示すもので、該半導体集積回
路装置には多段のインバータ回路（Ｐチャネルトランジ
スタとＮチャネルトランジスタとからなる）が縦続接続
されている。すなわち所定のインバータ回路の各ドレイ
ン領域を接続する配線（アルミ配線）が次段のインバー
タ回路の各ゲート電極を有する導電層（例えばポリシリ
コン層）に接続され、このようにして順次多段接続され
た多数の（例えば２４００段の）インバータが多段多列
に縦続接続されて遅延回路などが構成される。

ここで先づ第１図には、上記各インバータ回路を構成す
るＰチャネルトランジスタおよびＮチャネルトランジス
タのソース・ドレイン拡散ＳＩＮ、該各トランジスタの
ゲート電極を有するポリシリコン層、および互に隣接す
るインバータを構成するＰチャネルトランジスタの各ソ
ース領域間および、同様にして互に隣接するインバータ
を構成するＮチャネルトランジスタの各ソース領域間に
設けられる基板（電源）コンタクト拡散層のレイアウト
パターンが示されている。

すなわち該第１図中、２１および２２は、それぞれ所定
のインバータを構成するＰチャネルトランジスタのソー
スおよびドレイン領域（何れもＰ゛拡散Ｎ）、２３およ
び２４は、それぞれ該インバータを構成するＮチャネル
トランジスタのソースおよびドレイン領域（何れもＮ゛
拡散Ｎ）、５１はポリシリコン層でその両端部５１′お
よび５２″がそれぞれ１亥Ｐチャネルトランジスタおよ
びＮチャネルトランジスタのゲート電極として機能する
。また５２は次段のインバータを構成する各トランジス
タのゲート電極を有するポリシリコン層で、該ポリシリ
コンＮ５２に、上記各トランジスタのドレイン領域２２
および２４を接続するアルミ配線（第２図、第３図、お
よび第６図などに第１層目のアルミ配線６２として示さ
れる）が接続される。なお６２　’　、　６２”および
６２”’はそれぞれ該アルミ配線６２を、該ドレイン領
域２２　、２４゜および該ポリシリコン層５２に接続す
るためのアルミコンタクトである（例えば第６図参照）
。

更に３１および３２は互に隣接するインバータを構成す
るＰチャネルトランジスタの各ソース領域間に設けられ
る基板（電源）コンタクト拡散領域（Ｎ”拡散層）であ
って、そのうち該基板コンタクト拡散領域３１は、互に
長さ方向において対向するＰチャネルトランジスタ（す
なわち互に隣接列のインバータを構成するＰチャネルト
ランジスタ）の各ソース領域２１および２１′の間に介
在するように設けられており、該領域３１の幅（すなわ
ち該ソース領域２１および２１′の対向距離）を、例え
ば該インバータを構成する各トランジスタのうちの最小
チャネル長（この実施例では上記Ｐチャネルトランジス
タのチャネル長）より狭くすることもできる。なお２２
′および５３″は該隣接列のインバータを構成するＰチ
ャネルトランジスタのドレイン領域およびゲート電極を
示す。一方、該基板（電源）コンタクト拡散領域３２は
互に隣接する段のインバータを構成するＰチャネルトラ
ンジスタの各ソース領域の間に介在するように設けられ
ており、その両端部は、対応するソース領域を有するト
ランジスタ（例えばソース領域２１を有するＰチャネル
トランジスタ）のチャネル形成領域（ゲート電極５１′
の直下部分）に近接するように張り出されている。なお
６１　’　、　６１”　、および３２′はそれぞれ該ソ
ース領域２１．２１’、および該基板コンタクト拡散領
域３１゜３２を、アルミ配線（例えば第２図、第３図、
および第６図に第１層目のアルミ配線６１として示され
る）に接続するためのアルミコンタクトである。

同様にして４１および４２は互に隣接するインバータを
構成するＮチャネルトランジスタの各ソース領域間に設
けられる基板（電源）コンタクト拡散領域（Ｐ”拡散層
）であって、そのうち該領域４１は、互に長さ方向にお
いて対向するＮチャネルトランジスタ（すなわち互に隣
接する列のインバータを構成するＮチャネルトランジス
タ）の各ソース領域２３および２３′の間に介在するよ
うに設けられており、該領域４１の幅（すなわち該ソー
ス領域２３および２３′の対向距離）も、例えば該イン
バータを構成する各トランジスタのうちの最小チャネル
長（この実施例では上記Ｐチャネルトランジスタのチャ
ネル長）より狭くすることもできる。なお２４′および
５４″は該隣接列のインバータを構成するＮチャネルト
ランジスタのドレイン領域およびゲート電極を示す。一
方、該領域４２は互に隣接する段のインバータを構成す
るＮチャネル外の各ソース領域の間に介在するように設
けられており、その両端部は、対応するソースｊＩ　Ｊ
ｊＮを有するトランジスタ（例えばソース領域２３を有
するＮチャネルトランジスタ）のチャネル形成領域（ゲ
ート電極５１″の直下部分）に近接するように張り出さ
れている。なお６３′６３″、および４２′はそれぞれ
該ソース領域２３゜２３′、および該基板コンタクト拡
散領域４１　、４２を、アルミ配線（例えば第２図、第
３図、および第６図に第１Ｎ目のアルミ配′ｌ１Ａ６３
として示される）に接続するためのアルミコンタクトで
ある。

また第２図には、上記第１図に示される各レイアウトパ
ターンに加えて上記第１層目のアルミ配線（所定のイン
バータを構成する各トランジスタのドレイン領域と次段
のインバータを構成するゲート電極用のポリシリコン層
とを接続するアルミ配線６２、各インバータを構成する
Ｐチャネルトランジスタ側の各ソース領域と該各ソース
領域間に設けられる基板コンタクト拡散領域（Ｎ″領域
とを接続するアルミ配線６１、および各インバータを構
成するＮチャネルトランジスタ側の各ソース領域と該各
ソース領域間に設けられる基板コンタクト拡散領域（Ｐ
″領域とを接続するアルミ配ｋｉ６３）のレイアウトパ
ターンが示されている。

更に第３図には、上記第２図に示される各レイアウトパ
ターンに加えて、上記第１層目のアルミ配線６１と第２
層目のアルミ配線７１　（例えば第４図および第６図参
照）とを接続するアルミコンタクト７１′、および上記
第１層目のアルミ配線６３と第２層目のアルミ配線７２
　（例えば第４図および第６図参照）とを接続するアル
ミコンタクト７２′のレイアウトパターンが示されてい
る。

また第４図には、該第１Ｎ目のアルミ配線６１　、６２
　。

６３および、該第２層目のアルミ配線７１　、７２のレ
イアウトパターンが示されている。

また第５図は第３図に示されるレイアウトパターンにお
ける単一のインバータ部分の等価回路を示しており、Ｑ
ｐがＰチャネルトランジスタ、ＱｎがＮチャネルトラン
ジスタを示す。また第６図および第７図は、それぞれ該
第３図におけるＡ−Ａ線およびＢ−Ｂ線に沿って切断し
た半導体集積装置の断面図を示すもので、第６図および
第７図中、１１はＰ−型の半導体基板、１２はＮ−型の
ウェル、８はフィールド酸化膜、９は各層間絶縁膜を示
す。

また第８図は、本発明が適用される半導体集積回路装置
の等価回路図であって１１乃至■７は各インバータを示
し、ＣはＩＣチップを示す。更に第９図は、第８図に示
されるインバータ列間の接続部を詳細に示すもので、隣
接列のインバータ間の接続部が符号６４によって示され
る。なお他の符号は、他の図と共通する部分に共通の符
号が用いられている。

上述したように本発明においては、単一のインバータ回
路を構成するＰチャネルトランジスタとＮチャネルトラ
ンジスタの各ソース・ドレイン領域２１　、２２および
２３　、２４を配置するにあたり、各ソース・ドレイン
領域２１　、２２を結ぶ線と該領域２３２４を結ぶ線の
延長線が交差するような方向に傾斜させて（例えば第１
図における水平方向から所定の方向に４５°だけ傾斜さ
せて）該各領域がそれぞれ配置される。またこれらのト
ランジスタの各ゲート電極を有する導電層（ポリシリコ
ンＮ）５１は、該各ゲート電極５１　’　、　５１”が
それぞれ該各ソース・ドレイン領域２１　、２２を結ぶ
線および該領域２３　、２４を結ぶ線と直交するように
その両端が曲げられた形状を有しており、一方咳各トラ
ンジスタのドレイン領域２２　、２４を接続するアルミ
配線６２は該ポリシリコン層５１と反対方向に曲げられ
ている。すなわち本発明においては単一のＣＭＯＳイン
バータ回路を構成する各構成要素のレイアウトパターン
を上述したように構成することによって、そのレイアウ
トに要する面積を縦横両方向からみて最大限に短縮する
ことができ、その結果として限られたチップ面積内に設
けうるインバータの数を大巾に増大させることができる
。

また上述した各構成要素のレイアウトパターンと併せて
、各ソース領域に設けられる各アルミ配線６１　、６３
に対するアルミコンタクト（例えば６１′および６３′
など）および各ドレイン領域および各ポリシリコン層に
設けられる該アルミ配線６２に対するアルミコンタクト
（例えば６２′。

６２”　、　６２”’など）を六角形の形状とすること
により、同一のコンタクト面積を有する四角形の形状を
有するアルミコンタクトに比し、隣接するアルミコンタ
クト間の距離を短縮することができ（かかるコンタクト
間の距離についての設計基準は主としてその突出部間の
距離で決められる）、上記レイアウトパターンに該六角
形の形状のアルミコンタクト（コンタクトの面積自体は
従来の四角形のコンタクト面積と同じとする）を組合せ
ることにより、全体のレイアウト面積の微細化をより効
果的に行うことができる。

次に本発明において上述したような基板コンタクト拡散
Ｊ’！３１　、３２および４１　、４２を設けた理由に
ついて説明する。

先ず、互に隣接する段のインバータを構成するＰチャネ
ルトランジスタの各ソース領域間に設けられた基板コン
タクト拡散層３２（Ｎ”層）およびＮチャネルトランジ
スタの各ソース領域間に設けられた基板コンタクト拡散
Ｊｉ４２（Ｐ″層）は、それぞれ上述したように対応す
るソース領域を有するトランジスタのチャネル形成領域
、例えばソース領域２１を有するＰチャネルトランジス
タのチャネル形成領域（ゲート電極５１′の直下部分）
およびソース領域２３を有するＮチャネルトランジスタ
のチャネル形成領域（ゲート電極５１″の直下部分）に
近接するように張り出して形成される。このように対応
する基板（又はウェル）と同一導電型で不純物温度の高
いＮ゛層又はＰ″層とされた低抵抗の基板コンタク）３
２．４２を、対応する各トランジスタのチャネル形成領
域にできるだけ近接させることにより、該対応するトラ
ンジスタがオンとなった際にも、該チャネル形成領域近
辺の基板の電位の変動を確実におさえることができる。

したがって上述したようなレイアウトパターンの微細化
に伴って、限られた面積内に多数のインバータ（多段に
接続されたインバータ）が設けられている場合にも、該
拡散１ｉ３２　、４２によって該オンとされたトランジ
スタ近辺の基板の電位（パンクゲートの電位）の変動確
実に抑制することによって、隣接する段（次段）のイン
バータを構成するトランジスタの特性（例えばしきい値
電圧）に影響が及ぶことを確実に阻止することができる
。しかも上述したような形状の拡散Ｎ３２　、４２を該
各ソース領域間に設けることは、上述したようなレイア
ウトパターンの微細化に何等の支障を及ぼすことがない
。

次に上述したような各インバータのレイアウトパターン
の微細化に伴って、各インバータを構成するトランジス
タ同志が一層接近するようになり、したがって上述した
ようにして多段に（図面の縦方向に）順次接続されたト
ランジスタ列が所定の位置で折り返されて更に隣接する
トランジスタ列を構成する場合には、互に隣接する列に
属し、その長さ方向（横方向）において互に対向するＰ
チャネルトランジスタ各ソース領域同志（例えば２１と
２１′）およびＮチャネルトランジスタの各ソース領域
同志（例えば２３と２３′）も互に著しく近接するよう
になる。このような場合、これらの各ソース領域（例え
ば２１と２１′あるいは２３と２３′）を一体に形成し
ても論理上は同等問題ないが、現実にはそのように構成
した場合には、一方のトランジスタ（例えばソース領域
２１を有するトランジスタ）が動作しているときに、そ
の動作電流が該共通のソース領域を介してアルミ配線側
に流れることによって、該ソース領域とアルミ配線間の
コンタクト抵抗などに起因して該他方のトランジスタの
ソース電位（すなわちソース領域２１′の電位）に変動
を生じさせ、該ソース領域２１′を有する隣接列のトラ
ンジスタの特性（例えばしきい値電圧）に影響を及ぼす
ことになる。

この点本発明においては、かかる隣接列のトランジスタ
の各ソース領域が上述のように互に長さ方向に近接して
対向配置されているにも拘らず、該各Ｐチャネルトラン
ジスタのソース領域（例えば２１と２１′）間および各
Ｎチャネルトランジスタのソース領域（例えば２３と２
３′）間にも、それぞれ狭い幅のＮ＋拡散Ｎ３１および
Ｐ゛拡散層４１を設けることによって、隣接するトラン
ジスタの各ソース領域をすべて個別に分離し、各自のト
ランジスタに流れる電流はすべてそのソース側から該ト
ランジスタ自身のソースコンタクトのみを通って電源配
線（アルミ配線）側に流れるようにして、各自のトラン
ジスタに流れた動作電流の影響が他方のトランジスタ（
すなわちその特性）に何等及ばないようにすることがで
きる。

すなわち上述したように隣接する各ソース領域を接近さ
せた場合にも、該ソース領域同志を、該ソース領域とは
反対導電型で基板より不純物濃度の高い、Ｎ″層又はＰ
″層からなる基板コンタクト拡散層によって分離するこ
とが本発明において上記コンタクト拡散層を設ける趣旨
であり、この場合、該コンタクト拡散層の幅（すなわち
該各ソース領域間の対向距離）を上述したように、該Ｐ
チャネルトランジスタ又はＮチャネルトランジスタに形
成される最小チャネル長より狭くすることもできる。

なお上述のようにして切り離された各ソース領域間の距
離を特に４ミクロン以下とすることが望ましく、また該
各ソース領域間の距離を拡散の最小幅以下とすることが
望ましい。

第１０図は、本発明の他の実施例としての半導体集積装
置のレイアウトを示すもので上記第１図乃至第７図に示
される実施例と同様に、該半導体集積装置には多段のイ
ンバータ回路（ＰチャネルトランジスタとＮチャネルト
ランジスタとからなる）が複数列に亘って縦続接続され
ている。

該第１０図中、１２１および１２３はそれぞれ単一のイ
ンバータ回路を構成するＰチャネルトランジスタとＮチ
ャネルトランジスタのソース領域、１２２および１２４
はそれぞれ該ＰチャネルトランジスタとＮチャネルトラ
ンジスタのドレイン領域、１３１は該Ｐチャネルトラン
ジスタのソース領域１２１　と該ソース領域１２１に近
接して対向する隣接列のＰチャネルトランジスタのソー
ス領域１２ビとの間に設けられる基板コンタクト拡散領
域（Ｎ″層）であって上記第１実施例における基板コン
タクト拡散領域３１に対応する。また１３２は互に隣接
する段のインバータを構成するＰチャネルトランジスタ
の各ソース領域間に設けられた基板コンタクト拡散領域
（Ｎ”層）であって、上記第１実施例における基板コン
タクト拡散領域３２に対応する。

そして上記基板コンタクト拡散領域１３２は、該拡散領
域３２と同様に該Ｐチャネルトランジスタのチャネル形
成領域（例えばゲート電極１５１′の直下部分）に近接
するように張り出している。

一方１４１は該Ｎチャネルトランジスタのソース領域１
２３と該ソース領域１２３に近接して対向する隣接する
Ｎチャネルトランジスタのソース領域との間に設けられ
る基板コンタクト拡散領域（Ｐ”Ｎ）であって、上記第
１実施例における基板コンタクト拡散領域４１に対応す
る。更に１４２は互に隣接する段のインバータを構成す
るＮチャネルトランジスタの各ソース領域間に設けられ
た基板コンタクト拡散領域（Ｐ”層）であって、上記第
１実施例における基板コンタクト拡散領域４２に対応す
る。そして上記基板コンタクト拡散領域１４２は該拡散
領域４２と同様に該Ｎチャネルトランジスタのチャネル
形成領域（例えばゲート電極１５１″の直下部分）に近
接するように張り出している。

１５１は両端にゲート電極１５１’　、　　１５１”を
有するポリシリコン層であり、１５２は次段のインバー
タに設けられた同様のポリシリコン層である。

第１１図は、上記第１０図に示されるレイアウトパター
ン上に配線されるアルミ配線１６１　、１６２、および
１６３（それぞれ上記第１実施例におけるアルミ配線６
１　、６２、および６３に対応する）のレイアウトパタ
ーンを示している。すなわち１６１は上記Ｐチャネルト
ランジスタのソース側に設けられた電源接続用のアルミ
配線、１６２は該インバータを構成するＰチャネルトラ
ンジスタおよびＮチャネルトランジスタの各ドレイン領
域１２２および１２４と次段のインバータに設けられた
上記ポリシリコン層１５２とを接続するアルミ配線、１
６３は上記Ｎチャネルトランジスタのソース側に設けら
れた電源接続用のアルミ配線である。

なお１６１　’　、　　１６１”　、および１３２′は
上記各Ｐチャネルトランジスタのソース領域１２１．　
１２１’および該基板コンタクト拡散領域１３１，１３
２をそれぞれ上記アルミ配線１６１に接続するためのコ
ンタクト、１６２’　、　　１６２”　、および１６２
　”’は上記Ｐチャネルトランジスタのドレイン領域１
２２　、Ｎチャネルトランジスタのドレイン領域１２４
、およびポリシリコン層１５２をそれぞれ上記アルミ配
線１６２に接続するためのコンタクト、１６３′および
１４２′は上記Ｎチャネルトランジスタのソース領域１
２３および該基板コンタクト拡散領域１４１．１４２を
それぞれ上記アルミ配線１６３に接続するためのコンタ
クト（該ソース領域１２３に近接して対向する隣接列の
Ｎチャネルトランジスタのソース領域も当然該アルミ配
線１６３に接続される）である。

かかる実施例においても、上記基板コンタクト拡散領域
１３１　、１４１および１３２　、１４２が上記第１実
施例における該領域３１　、４１および３２　、４２に
ついて説明したのと同様の効果を奏することは明らかで
ある。

〔発明の効果〕

本発明によれば、同一導電型のトランジスタの各ソース
領域が互に近接して対向配置されていても、各自のトラ
ンジスタに流れた動作電流の影響が、該近接して対向配
置された他方のトランジスタのソース電位に何等及ばな
いようにすることができ、したがって該他方のトランジ
スタの特性（例えばしきい値電圧）の変動を確実に阻止
することができる。

【図面の簡単な説明】

第１図は、本発明の１実施例としての半導体集積回路装
置のレイアウト（アルミ配線を除く）を例示する平面図
、 第２図は、第１図に示される半導体集積回路装置のレイ
アウト（第１Ｎ目のアルミ配線層を含む）を例示する平
面図、 第３図は、第１図に示される半導体集積回路装置のレイ
アウト（第１層目と第２層目のアルミ配線層との間のコ
ンタクトを含む）を例示する平面図、 第４図は、第１図に示される半導体集積回路装置のレイ
アウト（第１Ｎ目と第２層目のアルミ配線層を含む）を
例示する平面図、 第５図は、第３図に示されるレイアウトにおける１個の
インバータ部分の等価回路を示す図、第６図は、第３図
のＡ−Ａ線に沿って切断した半導体集積回路装置の断面
図、 第７図は、第３図のＢ−Ｂ線に沿って切断した半導体集
積回路装置の断面図、 第８図は、本発明が適用される半導体集積回路装置の等
価回路図、 第９図は、第８図に示されるインバータ列間の接続部を
詳細に示す図、 第１０図は、本発明の他の実施例としての半導体集積回
路装置のレイアウト（アルミ配線層を除く）を例示する
平面図、 第１１図は、第１０図に示される半導体集積回路装置の
レイアウト（アルミ配線層を含む）を例示する平面図、 第１２図は、従来技術における半導体集積回路装置のレ
イアウト（単一のインバータ部分）を例示する平面図、 第１３図は、第１２図に示されるＮチャネルトランジス
タに沿って切断した半導体集積回路装置の断面図、 第１４図は、第１２図に示されるレイアウトに対応する
等価回路を示す図である。 （符号の説明） ２１　、２２　、１２１，１２２・・・Ｐチャネルトラ
ンジスタのソース領域およびドレイン領域、 ２３　、２４　、１２３．１２４・・・Ｎチャネルトラ
ンジスタのソース領域およびドレイン領域、 ３１　、３２　、１３１．１３２・・・Ｐチャネルトラ
ンジスタのソース領域間に設けられる基板コンタクト拡
散領域、 ４１　、４２　、１４１．１４２・・・Ｎチャネルトラ
ンジスタのソース領域間に設けられる基板コンタクト拡
散領域、 ５１　、５２　、１５１．１５２・・・ゲート電極を有
するポリシリコン層、 ６１　、６２　、６３　、１６１．１６２．１６３・・
・第１層目のアルミ配線、 ７１　、７２・・・第２層目のアルミ配線、６１’　、
６１”　、３２’　、１６１　　’　、１６１　．１３
２　　・・・Ｐチャネルトランジスタのソース側各拡散
領域と第１Ｎ目のアルミ配線６１　、１６１とのコンタ
クト、 ６３’、６３″、４２’、１６３　．１４２　　・・・
Ｎチャネルトランジスタのソース側各拡散領域と第１層
目のアルミ配線６３　、１６３とのコンタクト、６２’
　、６２”　、６２”’　、１６２　　’　、１６２　
”　、１６２　”’・・・各ドレイン領域およびポリシ
リコン層と第１層目のアルミ配線６２　、１６２とのコ
ンタクト、７１’、７２’・・・第１層目のアルミ配線
６１　、６３と第２層目のアルミ配線７１　、７２との
コンタクト。 菓１　図 （第１層目と第２層目のアルミ配線層のノーターンを詳
ＭｉＫ示す〕を例示する千百口筒４図 本発明Ｋかかる半導体Ｓ覆装置のレイアウトＣ第１層目
と第２層目のアルミ配線層とのコンタクトを含む）を例
示する平面図 第３図だ示されるレイアウトに２ける １個のインバータ部分の等価回路図 第５図 本発明が適用されるＩＣの等価回路口 筒１０８ 第８図に示されるインバータ列の接続部を詳細に示す２
第 図 第１０図罠示される半導体集積装置 のレイアウト（アルミ配線層を含 む）を例示する平面図 第）１図 のイ／パータ部分）全例示する図 第１２図 に沿って切断した断面図 第 図 ｃｃ 第」２図に示さｎるレイアウトに 対応する等価回路図 第１４図

Claims (1)

1. 【特許請求の範囲】 １、各ソース領域を対向近接させた１対の同一導電型の
   トランジスタをそなえ、該１対のトランジスタの各ソー
   ス領域が、該各ソース領域とは反対導電型でかつ基板よ
   り不純物濃度の高い基板コンタクト拡散層を介して連結
   されていることを特徴とする半導体集積回路装置。 ２、請求項１に記載された基板コンタクト拡散層を介し
   て連結された１対の同一導電型のトランジスタを複数段
   そなえ、該基板コンタクト拡散層が、相隣接する段にお
   ける該１対のトランジスタの各ソース領域まで伸びてお
   り、かつ該相隣接する段における各ソース領域間におい
   て、該各ソース領域を有するトランジスタのチャネル形
   成領域に近接するように張り出している半導体集積回路
   装置。 ３、対向近接させた各ソース領域同志が切り離され、そ
   の間に該各ソース領域とは反対導電型で基板と同一導電
   型の不純物が拡散され、該各ソース領域同志が影響しな
   いようにされていることを特徴とする半導体集積回路装
   置。 ４、該切り離された各ソース領域間の距離が４ミクロン
   以下とされている、請求項３に記載の半導体集積回路装
   置。 ５、該切り離された各ソース領域間の距離が拡散の最小
   幅以下とされている、請求項３に記載の半導体集積回路
   装置。