DE2823555A1 - Zellenfoermige integrierte schaltung - Google Patents

Zellenfoermige integrierte schaltung

Info

Publication number
DE2823555A1
DE2823555A1 DE19782823555 DE2823555A DE2823555A1 DE 2823555 A1 DE2823555 A1 DE 2823555A1 DE 19782823555 DE19782823555 DE 19782823555 DE 2823555 A DE2823555 A DE 2823555A DE 2823555 A1 DE2823555 A1 DE 2823555A1
Authority
DE
Germany
Prior art keywords
grid
basic
basic cells
semiconductor body
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782823555
Other languages
English (en)
Inventor
Hisashige Ando
Hung C Lai
John J Zasio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2823555A1 publication Critical patent/DE2823555A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • H01L27/11803Masterslice integrated circuits using field effect technology
    • H01L27/11807CMOS gate arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

ZELLENFÖRMIGE INTEGRIERTE SCHALTUNG
Beschreibung
Es sind bisher integrierte Schaltungen geschaffen worden, die sich dadurch auszeichnen, daß sie einen großen Integrationsgrad besitzen (LSI). Der Verwendung von LSI sind jedoch einige Grenzen gesetzt. Obwohl LSI die Kosten pro Logikeinheit stark verringert hat, besteht noch ein großes Bedürfnis zur Reduzierung der Kosten einer solchen Logik. Zudem besteht das Bedürfnis, die Geschwindigkeit zu erhöhen, mit welcher die aktiven Vorrichtungen in den integrierten Schaltungen miteinander in Verbindung treten. Es besteht daher ein Bedürfnis für die Entwicklung einer LSI mit höherem Integrationsgrad, die beispielsweise extrem hohe Integration genannt werden kann und zur Erfüllung dieser Anforderungen benutzt werden kann.
Lösungen der sich daraus ergebenden Aufgabe und vorteilhafte Weiterbildungen dieser Lösungen sind in den Ansprüchen angegeben .
809849/0927
Die zellenförmige integrierte Schaltung besteht aus einem Halbleiterkörper, der die Form einer Halbleiterscheibe haben kann. Auf dem Körper ist ein rechteckiges Gittermuster gebildet, das eine Vielzahl von Rechteckbereichen auf dem Körper definiert. Eine Vielzahl von Gitterpunkten ist in einer vorbestimmten Anordnung innerhalb eines jeden Rechteckbereichs angeordnet. Eine Vielzahl von Grundzellen mit aktiven Elementen ist im Halbleiterkörper gebildet. Jede der Grundzellen stimmt mit einem von einer begrenzten Anzahl Grundaufbauten überein. Jede der Grundzellen ist in einem Rechteckbereich untergebracht und liegt über einer Vielzahl von Gitterpunkten. Jede der Grund^ellen besitzt Energiezuführungs- und Masseschienen in einer vorbestimmten Anordnung bezüglich bestimmter Gitterpunkte. Jede Grundzelle besitzt Eingangsleitungen und eine Ausgangsleitung. Die Energiezuführungs- und Masseschienen und die Eingangs- und Ausgangsleitungen in jeder Grundzelle sind mit dieser verbunden. Es sind Leitungen vorgesehen, um die Grundzellen zur Bildung einer größeren integrierten Schaltung miteinander zu verbinden.
Mit der Erfindung ist eine zellenförmige integrierte Schaltung und eine hierarchische Methode zu deren Herstellung geschaffen, bei denen Grundzellen verwendet werden, die eine Vielzahl aktiver Elemente umfassen, wobei jede Grundzelle mit
809849/0927
einer Grundzelle einer begrenzten Anzahl Grundzellen übereinstimmt.
Zudem sind eine integrierte Schaltung und ein Verfahren mit den genannten Eigenschaften geschaffen worden, bei denen die Grundzellen auf einem rechtwinkligen Gittermuster, das durch Gitterlinien auf X- und Y-Achsen definiert ist, in Rechteckbereichen einer vorbestimmten Größe oder kleinerer Größe angeordnet sind, die über Gitterpunkten auf Schnittpunkten der innerhalb der Rechteckbereiche angeordneten Gitterlinien liegen.
Ferner sind eine integrierte Schaltung und ein Verfahren der genannten Art geschaffen worden, bei denen die Grundzellen als Baublöcke in einer hierarchischen Struktur verwendet werden. Der Abstand zwischen den Gitterlinien kann geändert werden, um die Größe der Grundzellen zu ändern. Die Änderung der Grundzellengröße kann erfolgen, ohne die Zwischenverbindungen oder Wege zwischen den Grundzellen zu ändern.
Mit einer integrierten Schaltung oder einem Verfahren der genannten Art wird es für einen einzelnen Entwickler möglich, komplexere integrierte Schaltungen zu,, handhaben.
Mit der Erfindung sind integrierte Schaltungen mit geringeren Kosten pro Logikeinheit und mit erhöhter Leistungsfähigkeit ver-
3/4 809849/0927
verfügbar gemacht worden. Außerdem weisen solche integrierte Schaltungen eine sehr niedrige Ausfallrate auf.
Im folgenden wird die Erfindung anhand von Ausführungsformen näher erläutert. In der Zeichnung zeigen:
Fig. 1 eine Draufsicht auf eine erfindungsgemäß
aufgebaute Grundzelle, die einen Inverter darstellt;
Fig. 1b eine Querschnittsansicht längs der Line
1b-1b der Fig. 1a;
Fig. 1c ein Logikdiagramm des in Fig. 1a gezeigten
Inverters;
Fig. 1d eine Querschnittsansicht längs der Linie
1d-1d der Fig. 1a;
Fig. 1e ein Schaltbild zur Darstellung zweier
CMOS-Transistören, die den in den Fig. 1a, 1b und 1c gezeigten Inverter bilden;
Fig. 2a eine Draufsicht auf eine weitere Grundzelle,
die ein NAND-Gatter mit zwei Eingängen darstellt;
809849/0927
- 1ö -
Fig. 2b ein Logikdiagramm der Grundzelle nach
Fig. 2a;
Fig. 3a eine Draufsicht auf eine weitere Grund
zelle,· die aus einem zwei UND-Schaltungen mit
je zwei Eingängen aufweisenden UtD-ODER-Inverter besteht;
Fig. 3b deren Logikdiagramm;
Fig. 4a eine Draufsicht auf eine Einheitzelle,
die ein zwei Eingänge besitzendes Exklusiv-ODER-Gatter aufweist, das aus zwei Grundzellentypen, den Grundzellen 1 und 5, zusammengesetzt ist;
Fig. 4b ein Blockschaltbild der in Fig. 4a gezeigten
Einheitzelle;
Fig. 4c eine Querschnittsansicht längs der Linie
4c-4c der Fig. 4a;
Fig. 5a eine Draufsicht auf eine weitere Einheitzelle, die als Rechen- und Leitwerk oder arithmetische Logikeinheit (ALU) für gerade Bits dient;
809849/0927
Fig. 5b ein Blockdiagranun der in Fig. 5a gezeigten
Einheitzelle;
Fig. 5c eine Querschnittsansicht längs der Linie
5c-5c der Fig. 5a;
Fig. 6a eine Draufsicht auf den körperlichen Aufbau
eines Vier-Bit-ALU, das als ein FB bezeichnet worden ist, wobei bestimmte Teile weggebrochen sind;
Fig. 6b ein Blockschaltbild de.«? in Fig. 6a gezeigten
Aufbaus;
Fig. 7 ein Blockschaltbild eines Acht-Bit-ALU; und
Fig. 8 ein vereinfachtes Blockschaltbild einer
die vorliegende Erfindung enthaltenden integrierten Schaltung, welche die höchste Stufe in der Hiercirchie zeigt.
Die zellenförmige integrierte Schaltung gemäß vorliegender Erfindung ist in den Fig. 1 bis 8 gezeigt. Fig. 1a zeigt eine Draufsicht auf einen Teil der zellenförmigen integrierten Schaltung gemäß Erfindung. Der in Fig. 1a gezeigte Teil besteht aus einer Grundzelle, die nur eine von sieben Grundzellen
. 809849/0927
darstellt, die bei den erfindungsgemäßen Ausführungsformen benutzt werden. Die in Fig. 1a gezeigte Grundzelle wird Grundzelle BC1 genannt. Die sieben Grundzellen sind folgende:
BC1 Inverter
BC2 NAND-Gatter mit zwei Eingängen BC3 NAND-Gatter mit drei Eingängen BC4 NAND-Gatter mit vier Eingängen
BCc zwei UND-Schaltungen mit je zwei Eingängen aufweisenden ÜND-ODER-Inverter
BC6 NOR-Gatter mit zwei Eingängen BC7 Übergabe-Gatter
Die Grundzellen BC2 und BC5 sind in den Fig. 2a bzw. 3a dargestellt, um die bei den Grundzellen benutzte generelle Konstruktionsweise zu zeigen. Die anderen Zellen sind nicht dargestellt, da ein Fachmann mit den in der vorliegenden Beschreibung befindlichen Angaben zu deren Herstellung ohne Schwierigkeiten in der Lage ist. Die Grundzellen BC1 bis BC7 bilden die Elemente niedrigster Ordnung in der Hierarchie, die bei der Herstellung der zellenförmigen integrierten Schaltung gemäß Erfindung benutzt wird. Diese Grundzellen werden in der Hierarchie als Bausteine verwendet, wie es nachfolgend beschrieben ist. Alle Grundzellen werden auf einen Ilalbl eiterscheibn 11 herkömmlicher Art hergestellt.
Beispielsweise wird eine Silicium-Halbleiterscheibe mit einem Durchmesser von drei inch (etwa 7,5 cm). oder vier inch (etwa 10 cm) vorzugsweise verwendet, um die Herstellung einer integrierten Schaltung extrem hohen Integrationsgrades, die in der hier beschriebenen Hierarchiemethode benutzt wird, möglich zu machen.
Es ist möglich, den hier beschriebenen Aufbau integrierter Schaltungen und die ebenfalls hier beschriebene hierarchische Methode in Verbindung mit verschiedenen Schaltungs- oder Vorrichtungsar ten zu benutzen. Derzeit gibt es drei Schaltungsoder Vorrichtungsarten, die besonders für die derzeitigen integrierten Schaltungen und Methoden geeignet sind und die man als komplementäre Metall-Oxid-Halbleiter (CMOS), N-Kanal-
MOS (NMOS) und I L (integrierte Injektions-Logik) bezeichnen kann. Bekanntlich handelt es sich bei I L um eine bipolare Schaltungsart- während CMOS und NMOS beide MOS-Schaltungsarten sind.
Beim Bewerten der verschiedenen Schaltungsarten fand man, daß die verschiedenen Schaltungsarten unterschiedliche Kompromisse darstellten. Beim Analysieren der Schaltungen fand man, daß eine CMOS-Schaltung etwa 1,3 mal soviele Transistoren wie eine NMOS-Schaltung benötigt,um den gleichen Funktionsblock aufzubauen. Bei CMOS-Schaltungen gibt es Verdrahtungs-
809849/0927
einschränkungen, die es erforderlich machen, daß nahezu alle der entsprechenden Gateanschlüsse der miteinander zu verbindenden N-Kanal- und P-Kanal-Transistoren {mit Ausnahme des Ubertragungs- oder Ubergabegatters) und daß alle entsprechenden Drainanschlüsse der N-Kanal- und der P-Kanal-Transistoren durch Leiter miteinander verbunden sein sollten, um den Ausgangsknoten zu erhalten.
Im NMOS-FaIl sollten die Gateanschlüsse der Lasttransistoren mit dem Ausgangsknoten verbunden sein. Dies stellt keine ernsthafte Einschränkung dar, da der Ausgangsknoten mit der polykristallinen Siliciumschicht und der Diffusionsschicht oder der Aluminiumschicht verbunden werden kann.
Stellt man bezüglich der Herstellungsschritte einen Vergleich
zwischen CMOS und NMOS an, so sind mit der gleichen Maskenfür CMOS
zahl (8) /etwa zwei Schritte mehr erforderlich als für NMOS.
Beim Analysieren weiterer Merkmale der verschiedenen Schaltungen findet man, daß die CMOS-Gatter einige vorteilhafte Gleichstromeigenschaften besitzen. Die CMOS-Gatter oder-Inverter führen zu größerer Rauschimmunität als NMOS. Mit CMOS kann man ausgezeichnete Stromlieferungsmöglichkeiten erhalten. Zudem arbeiten die P-Kanal-Lasttransistoren im Drainleerlaufbetrieb, was wirksamer ist als der Sourcefolgerbetrieb im Fall des NMOS-Lasttransistors. Die Gleichstromfunktion der
.809849/0927
CMOS-Schaltung wird nicht durch Änderungen der Stromquellen spannung beeinflußt. CMOS-Gatter besitzen den Vorteil eines geringen Energieverbrauchs aufgrund des negativen Wartezeiterfordernisses. Dies ist ein besonders wichtiges Merkmal für ein System, bei dem die Wahrscheinlichkeit für das Arbeiten der Vorrichtung nur beispielsweise weniger als 15 % beträgt. CMOS-Gatter sind NMOS-Gattern überlegen, wenn die Taktfolgefrequenz des Systems im Vergleich zur eigenen Gatterschaltgeschwindigkeit relativ langsam ist.
Bei der Verwirklichung"einer Logik und bei der Schaltungsauslegung ist eine CMOS-Schaltungsanordnung vorteilhaft, da es bei ihr nicht erforderlich ist, den "Ein"-Spannungspegel zu kompensieren. Es ist leicht, die Anstiegszeit und die Abfallzeit auszugleichen. Zudem gibt sie die Möglichkeit, ein übergabe- oder Übertragungsgatter mit einer niedrigen "Ein"- und einer hohen "Aus"-Impedanz zu benutzen. Eine NMOS-Schaltungsanordnung kann mit weniger Transistoren als eine CMOS-Schaltungsanordnung aufgebaut werden. Im Fall der Schaltungsdichte ist die NMOS-Technik der CMOS-Technik überlegen. Andererseits sind die Flächen, die von einer CMOS-Vorrichtung und einer NMOS-Vorrichtung belegt werden, etwa gleich. Im Fall einfacher Gatter kann das CMOS-Gatter jedoch eine Fläche belegen, die bis zum 1,6-fachen der Fläche eines NMOS-Gatters ausmacht. Unter Abwägung aller der verschiedenen Gesichtspunkte
μ f> --> a /»ri / ο η ^ 7
sind CMOS-Schaltungsanordnungen und -vorrichtungen bei den in den Zeichnungen gezeigten Ausführungsformen der Erfindung benutzt worden.
Der generelle Aufbau und die generelle Herstellung von CMOS-Vorrichtungen sind bekannt und brauchen daher nicht im einzelnen beschrieben zu werden.
Die Anzahl der Grundzellen ist relativ gering gehalten worden, da die Anzahl der unteilbaren Elemente, d. h.,der Grundelemente, klein sein sollte, um maximale Flexibilität zu erreichen. In Verbindung mit der vorliegenden Auslegung der integrierten Schaltung besteht auch der Wunsch, die Grundzelle hinsichtlich der Fläche, welche sie auf der Scheibe belegt, relativ klein zu halten. Beispielsweise fand man es beim vorliegenden Aufbau wünschenswert, die Größe der Grundzelle so zu begrenzen, daß die größte Grundzelle eine Fläche von 9 Gitterabständen mal 6 Gitterabständen, oder eine Gesamtheit von 54 Quadratgitterabständen, nicht übersteigt. Dies gibt die Möglichkeit, die Energiezufuhr für die Grundzellen genau zuzuschneiden. Natürlich kann die Grundzelle bei Bedarf größer oder kleiner gemacht werden, ohne vom hier beschriebenen Entwurfs- oder Aufbaukonzept abzuweichen.
Alle Grundzellen sind außerdem auf einem rechteckigen Gittermuster gebildet, das durch horizontale Gittermarken oder
8/9 809849/0927
Linien 12, und vertikale Gittermarken oder Linien 13, die in Fig. 1a auf X- bzw. Y-Achsen liegend dargestellt sind, definiert ist. Die Maßeinteilung der Gittermarkierungen ist derart angeordnet, daß sie vergrößert oder verkleinert werden kann, um die Gittergröße für nachfolgend beschriebene Zwecke zu ändern. Der Abstand zwischen den horizontalen Gittermarkierungen 12 und den vertikalen Gittermarkierungen kann je nach Wunsch gleich oder verschieden sein. Bei der vorliegenden Ausführungsform stehen die Abstände zwischen den Gittermarkierungen im Verhältnis von 8 zu 10, wobei die relative Größe 10 dem Abstand zwischen den vertikalen Gittermarkierungen 13 und die relative Größe 8 dpn Abständen zwischen den horizontalen Gittermarkierungen 12 entsprechen, und zwar aus nachfolgend beschriebenen Zwecken. Genauer gesagt besteht bei der erfindungsgemäßen Ausführungsform zwischen den vertikalen Gittermarkierungen 13 ein Abstand von 10 μπι und zwischen den horizontalen Gittermarkierungen 12 ein Abstand von 8 μπι.
Das Gittermuster ist auch so angeordnet, daß jeder Schnittpunkt der Gitterlinien durch kartesische Koordinaten dargestellt werden kann, beispielsweise die kartesischen Koordinaten in den in Fig. 1a gezeigten Einheiten zur Lokalisierung der vier Ecken eines Rechtecks 14, in dem die Grundzelle gebildet ist. Es sei bemerkt, daß die sieben Grundzellen BC1 bis
809849/0927
BC7 eine Fläche von 9 horizontalen Gitterabständen mal 6 vertikalen Gitterabständen oder eine Gesamtheit von 54 Quadratgitterabständen nicht überschreiten. % sei jedoch betont/ daß die Grundzellen nicht notwendigerweise die gleiche geometrische Form besitzen müssen. Sie können verschiedene Rechteckformen haben, mit der einzigen Entwurf sbeschränkung, daß sie nicht die maximal gewünschte Fläche der zuvor genannten 54 Quadratgitterabstände übersteigen .
Innerhalb des auf dem Gittermuster gebildeten Rechtecks sind auch mehrere Gitterpunkte 16 vorgesehen, die innerhalb der Grundzelle angeordnet sind und die außerdem auf Schnittpunkten von vertikalen und horizontalen Gitterlinien des Gittermusters liegen. Diese Gitterpunkte auf Schnittpunkten von Gitterlinien 12 und 13 sind in Fig. 1a durch Kreuze 16 angedeutet. Die Positionen dieser Kreuze 16 können auch durch kartesische Koordinaten lokalisiert werden. Jede Grundzelle liegt somit über bestimmten Gitterpunkten 16.
Jede der Grundzellen ist mit zwei voneinander beabstandeten und zueinander parallelen Stromverbindungen oder Stromzuführungen 21 und 22 versehen, wobei die Zuführung 21 eine Stromzuführungs- oder Energieversorgungszuleitung oder -schiene und Zuleitung 22 eine Massezuleitung oder Masseschine ist.
809849/0927
Sie ist außerdem mit einer oder mehreren Eingangszuleitungen und einem oder mehreren Ausgangsanschlüssen oder AusgangsZuleitungen versehen. Die in Fig. 1a gezeigte Grundzelle ist also mit wenigstens einer einzigen Eingangsleitung 23 und einer einzigen Ausgangsleitung 24 versehen. Aus der dargestellten Anordnung kann man ersehen, daß die Masse- und Energiezuführungsleitungen in einer vertikalen Richtung verlaufen, während die Eingangs- und die Ausgangsleitungen in einer horizontalen Richtung verlaufen und zwar unter rechten Winkeln zu den Masse- und Energiezuführungsschienen, wobei sich die Leitungen und Schienen in den von den Grundzellen belegten Bereichen schneiden. Die in Fig. 1a gezeigte Grundzelle besitzt eine Länge von 9 und eine Breite von 3 (Gittereinheiten), so daß sich eine Grundabmessung von 27 ergibt.
Eine Querschnittsansicht der in Fig. 1a gezeigten Grundzelle ist in Fig. 1b dargestellt. Gemäß Fig. 1b besitzt sie einen herkömmlichen CMOS-Aufbau, bei dem ein Silicium-Halbleiterkörper 11 mit N-Leitfähigkeit bwirkenden Dotierstoffen dotiert ist. Zur Erzeugung einer N-Zone besitzt der Körper 11 eine Oberfläche 27r auf der eine Feldoxidschicht 27 niedergeschlagen ist. In dieser sind große öffnungen oder Fenster 29 und 30 gebildet, um die Oberfläche 27 freizulegen. Eine P-Mulde oder -Zone 31 ist im Körper 11 durch Ionenimplantation durch
809849/0927
die Feldoxidschicht 28 hindurch gebildet und durch einen PN-Übergang 3 2 definiert, der sich zur Oberfläche 27 erstreckt. Auf der Oberfläche 27 ist in der öffnung 29 eine dünne Gateoxidschicht 33 gezüchtet. Auf der Gateoxidschicht ist dann eine polykristalline Schicht erzeugt und geätzt worden, um ein polykristallines Gate 34 zu bilden. N -Source- und Drainzonen 36 und 37 sind unter Verwendung des Gates 34 und des Feldoxids 28 als Maske implantiert worden. Eine Kanalzone 38 ist zwischen der Source- und der Drain-Zone 36 und 37 gebildet und liegt unter dem Gate 34.
Eine Glasschicht 39 ist auf der Feldoxidschicht 28 und in der öffnung 29 niedergeschlagen. KontaktierungsÖffnungen 41 und 42 sind durch die Glasschicht 39 und die Gateoxidschicht 33 hindurch gebildet, um die über den Source-und Drain-Zonen 36 und 37 liegende Oberfläche 27 freizulegen. Eine Metallisierungsschicht aus einem geeigneten Material wie Aluminium ist auf der Glasschicht 39 gebildet und erstreckt sich durch die öffnungen 41 und 42, um mit den Source- und Drain-Zonen 36 und 37 Kontakt herzustellen und Source- und DrainZuleitungen 43 und 44 zu schaffen, die auch als Eingangsleitung 22 bzw. Ausgangsleitung 24 bezeichnet werden können.
Eine weitere Querschnittsansicht der in Fig. 1a dargestellten Grundzelle ist in Fig. 1d gezeigt. Gemäß Fig. 1d ist die
809849/0927
P-Mulde 31 durch den PN-Übergang 32 definiert, der sich bis zur Oberfläche 27 zwischen den öffnungen 29 und 30 erstreckt. Die öffnung 30 dient zur Herstellung eines P-Kanal-Transistorelementes. Eine P-leitende Sourcezone und Drainzone 40 sind ebenfalls durch Ionenimplantation unter Verwendung des polykristallinen Gates und des Feldoxids 28 als Maske gebildet.
In Fig. 1a liegt die Ausgangsleitung 24 innerhalb des Rechtecks 14. Zugriff zur Ausgangsleitung 24 kann leicht erhalten werden, indem man eine (nicht gezeigte) zweite
■j.
Schicht aus isolierendem Material erzeugt, eine Durchgangsleitung durch die zweite Schicht aus Isoliermaterial zum Ausgangskontaktfleck oder zur Ausgangsleitung 24 erzeugt und eine zweite Metallisierungsschicht auf der zweiten Isoliermaterialschicht bildet, um eine Verbindung zur Durchgangsleitung herzustellen. Zugriff kann auch über eine Durchgangsleitung zwischen der ersten Metallisierungsschicht und der Drainzone 37 erhalten werden, wie es in den Fig. 4a, 5a und 6a gezeigt und nachfolgend beschrieben ist. Da eine CMOS-Schaltungsanordnung benutzt wird, können die Zuleitungen relativ dünn sein, besonders deswegen, weil die Schaltung einen minimalen statischen Energieverbrauch aufweist. Mit anderen Worten, es bedarf keiner Wartezeitenergie.
809849/0927
Man sieht, daß bei der dargestellten Anordnung alle entscheidenden Teile der Schaltungsanordnung der Grundzelle derart angeordnet sind, daß sie über Kreuzen 16 liegen. Dies gilt hinsichtlich der Energiezufuhr- und Masseschienen 21 und 22 und der Ausgangsleitung 24. Dadurch, daß man die Ausgangsleitung 24 in das Innere der Rechteckfläche legt, erhält man Flexibilität bei der Verbindung der Grundzellen miteinander zum Zweck der Erzeugung einer Einheitzelle und anderer größerer integrierter Schaltungen, wie nachfolgend beschrieben.
Fig. 1e ist ein Schaltbild des in den Fig. 1a, 1b, 1c und 1d dargestellten Inverters und zeigt, daß der Inverter aus zwei komplementären N-Kanal- und P-Kanal-Transistoren (CMOS) besteht.
Die Fig. 2a und 2b zeigen ein zwei Eingänge aufweisendes NAND-Gatter, bei dem die gleiche Grundgeometrie wie bei der Grundzelle in Fig. 1a benutzt wird. Das für die Grundzelle BC2 verwendete Rechteck 51 ist größer als das Rechteck 14 für die Grundzelle BC1. Aus den kartesischen Koordinaten, mit denen diese Figur versehen ist, sieht man, daß das Rechteck eine Länge von 9 und eine Breite von 4 besitzt und somit eine Gesamtfläche von 36 aufweist. Es sind die gleichen einzigen Energiezuführungs- und Masseschienen 21 und 22 vorgesehen. Es sind zwei im Abstand voneinander und parallel zu-
809849/0927
einander angeordnete horizontale Eingangsleitungen 52 und 53 und eine Ausgangsleitung 54 vorgesehen. Die Eingänge sind außerdem mit den Zahlen t und 2 bezeichnet, und der Ausgang ist mit der Zahl 3 gekennzeichnet. Fig. 2a zeigt, daß in der Grundzelle BC2 die gleiche Aufgliederung wie bei der Grundzelle BC1 verwendet worden ist.
Die Fig. 3a und 3b zeigen einen zwei UND-Gatter mit je zwei Eingängen aufweisenden ÜND-ODER-Inverter. Für die Grundzelle BC5 ist ein noch größeres Rechteck 56 mit einer Länge von 9 und einer Breite von 6, also einer Gesamtfläche von 54, vorgesehen. Es sind vertikale Energiezuführungs- und Masseschienen 21 und 22 gleicher Art vorgesehen. Es sind vier einen Abstand voneinander aufweisende parallele und horizontale Eingangsleitungen 57 vorhanden, die mit den Zahlen 1 bis 4 gekennzeichnet sind. Eine Ausgangsleitung oder Ausgangsschiene ist mit der Zahl 5 bezeichnet.
Bei den drei zuvor beschriebenen Grundzellen sind eine einzige Energiezuführungsschiene und eine einzige Masseschiene für jede Grundzelle vorgesehen, die sich in vertikaler Richtung unter rechten Winkeln zu den Eingangsschienen erstrecken und diese schneiden, wie es die Zeichnungen zeigen. In nahezu allen Fällen ist die Ausgangsleitung oder die Ausgangskon taktierung innerhalb des Rechtecks vorgesehen.
809849/0927
Obwohl alle Ausgangsleitungen als innerhalb des Inneren der Grundzellen liegend gezeigt sind, ist es bei Bedarf möglich, die Eingangs- und Ausgangsverbindungen für die Grundzellen in die Nähe der Außenumfänge der Grundzellen zu legen. Dies hat jedoch den Nachteil, daß die Grundzellen dadurch größer werden als wenn der Ausgang in das Innere der rechteckigen Grundzelle gelegt wird. Im Zusammenhang mit den in den Fig. 1af 2a und 3a gezeigten Grundzellen sei bemerkt, daß es in den Grundzellen zwischen den Eingängen und auf den rechten und linken Seiten - bei Betrachtung der Zeichnungen - Flächen gibt, die als Verbindungsflächen benutzt werden können, durch welche Verbindungen direkt zu den Source- und den Drainzonen hergestellt werden können, indem Durchführungsleitungen durch die über diesen liegenden Isolierschichten gebildet werden.
In den Fig. 4a und 4b ist der Aufbau einer Einheitzelle UC7 gezeigt, welche die nächst höhere Stufe in der in Verbindung mit dem vorliegenden integrierten Schaltungsaufbau benutzten Hierarchie ist. Die Einheitzelle besteht aus mehreren Grundzellen. Für die in Fig. 4a gezeigte Einheitzelle UC7 wird ein beträchtlich größeres Rechteck 61 verwendet, das in einer Richtung eine Abmessung von 11 und in der anderen Richtung eine Abmessung von 9 besitzt, also insgesamt eine Fläche von 99. Die Abstände zwischen den horizontalen Gitter-
809849/0927
linien und den vertikalen Gitterlinien betragen 10 μπι bzw. 8 μπι, und dies bedeutet eine Strecke von 88 μπι in der einen und von 90 μπι in der anderen Richtung.
Aus Fig. 4a ist ersichtlich, daß die in der Einheitzelle UC7 verwendeten verschiedenen Grundzellen dieselbe Energiezuführungschine 21 und dieselbe Masseschiene22 benutzen. Es sind zwei Eingänge 62 vorgesehen, die mit den Zahlen 1 und 2 gekennzeichnet sind. Zudem sind drei Ausgangsleitungen 63 vorgesehen, die mit den Zahlen 3, 4 und 5 bezeichnet sind. Wenn die Bezeichnungen X und Y verwendet werden, bedeutet dies, daß die Grundzelle bezüglich der horizontalen Achse, der X-Achse, bzw. der vertikalen Achse, der Y-Achse, gekippt oder gedreht ist. Generell gesprochen gibt es somit vier Grundpositionen für jede Grundzelle, und eine ist die in Fig. 1a gezeigte Position und die zweite Position ist die bei einem Kippen um die X-Achse oder horizontale Achse. Eine dritte Position erhält man durch Kippen um die Y-Achse oder vertikale Achse, und die vierte Position erhält man durch Kippen um die X- und die Y-Achse, was gleichbedeutend mit einer Drehung der gesamten Zelle um 180° ist.
Die Möglichkeit des Kippens der Grundzellen ist von Vorteil, da es die Möglichkeit gibt, einige Bereiche in den Grundzellen gemeinsam zu benutzen. Wenn eine Zone gemeinsam benutzt werden kann, beanspruchen die beiden kombinierten Zonen
809849/0927
weniger Fläche als zwei getrennte Zonen. Genauer gesagt umfassen die oberen kleinen Rechtecke 64 und 65 zwei Grundzellen 1 (BC-1) und 2(BC-Ix) in den oberen Teilen hiervon. Die Grundzellen 1 (BC-1) und 2 (BC-Ix) sind die gleichen wie die Grundzelle BC1 mit der Ausnahme, daß die Grundzelle 1 (BC-1) den Ursprung (1,6) in der Rechteckfläche 61 besitzt und daß die Grundzelle 2 (BC-Ix) in den unteren Teilen der Rechtecke 64 und 65 einen Ursprung (1,8) besitzt und bezüglich der X-Achse gedreht oder gekippt ist. Ferner benutzen die Grundzellen 1 (BC-1) und 2 (BC-Ix) die gleiche Sourceflache 66 für die im kleinen Rechteck 64 zu bildenden N-Kanal-Transistoren und teilen sich die einzige Sourcefläche 67 für die im kleinen Rechteck 65 zu bildenden P-Kanal-Transistoren. Aus diesem Grund ist die Grundzelle 2 (BC-Ix) gekippt oder gedreht worden. Die Grundzelle 3 (BC-5x) im unteren Teil des Bereichs 61 ist gedreht worden, um zu vermeiden, daß sich die Ausgangsleitungen 3 und 5 schneiden. Es ist vorteilhafter, eine einzige P-Mulde oder -zone anstelle von zwei getrennten P-Mulden im Halbleiterkörper herzustellen.
Fig. 4c zeigt eine Querschnittsansicht der Einheitzelle UC7 der Fig. 4a. In Fig. 4c ist die P-Muldenzone 68 durch das zuvor beschriebene Verfahren gebildet worden, um sie schmal zu machen. Grundsätzlich benötigt jede Grundzelle eine P-Mulde, wodurch die erforderliche Zellenfläche vergrößert wird. Gemäß der vorliegenden Ausführungsform der Er-
15/16 809849/0927
findung ist eine einzige P-Mulde gebildet worden, in der alle N-Kanal-Transistorbereiche einer jeden Grundzelle vorgesehen sind. Ein PN-Übergang 69 endet an der Oberfläche des Halbleiterkorpers und bestimmt die Grenze der P-Mulde 68. Die anderen Teile der aktiven Vorrichtungen, der Transistoren, sind nicht beschrieben, da sie gleich sind wie in den vorausgehenden Ausführungsformen, wie nachfolgend beschrieben.
Die Fig. 5a und 5b zeigen den körperlichen Aufbau bzw. das Logikdiagramm für eine arithmetische Logikeinheit oder ein Rechenwerk (ALU), bei dem es sich um ein Ein-Bit-(gerades Bit)ALU handelt, das mit UC16 bezeichnet ist. Die dargestellte Einheit besitzt vier Betriebsartensteuereingänge. Die Einheit kann arithmetische und logische Operationen wie Addition, Subtraktion und logische UND-, NOR-Verknüpfungen etc. durchführen.
Gemäß 5a ist die ALU in einem Rechteck 71 gebildet, das eine Breite von 22 Einheiten längs der X-Achse und eine Höhe von 31 Einheiten längs der Y-Achse aufweist. Eine Multiplikation der Einheiten längs der X-Achse mit 8 und der Einheiten längs der Y-Achse mit 10 und eine Verwendung des zuvor beschriebenen 8 χ 10 - Systems ergibt eine Ge-
samtfläche für das Rechteck 71 von 54.560 μπι . Unter Verwendung von kartesisehen Koordinaten kann man die exakte
809849/0927
Stelle der UC16 auf der Halbleiterscheibe ermitteln. Eine Beschreibung der Komponenten, welche die Einheitzelle 16 bilden, ist auf der rechten und der linken Seite des Rechtecks 71 gegeben. Beispielsweise ist die erste Komponente oder Grundzelle auf der rechten Seite mit 1 (BC-Ix) mit den kartesischen Koordinaten 12 und 31 bezeichnet worden. Diese Koordinaten geben die Stelle des Ursprungs der Grundzelle an. Die Angabe zeigt auch, daß die Grundzelle 1 um die X-Achse gekippt worden ist. Der Ursprung liegt dann in der oberen linken Ecke der Grundzelle.
Die zweite Komponente oder Grundzelle befindet sich auf der linken Seite und ist mit 2 (BC-1xy) mit den kartesischen Koordinaten 10 und 31 bezeichnet und als eine Grundzelle, die um die X- und die Y-Achsen gekippt ist. Die dritte Komponente befindet sich auf der rechten Seite und ist mit 3 (BC-5x) bezeichnet. Sie ist um die X-Achse gekippt und hat ihren Ursprung bei den kartesischen Koordinaten 12 und 25. Wie man sieht, ist jede Komponente oder Grundzelle der Einheitzelle UC16 mit ihren Koordinaten und ihrer Orientierung bezüglich der X- und der Y-Achse gekennzeichnet. Die Betriebsartenauswahlleitungen sind mit SO, S1, S2 und S3 bezeichnet. Die Zahlen 3, 4, 5 und 6, die diesen Betriebsartenauswahlleitungen außerdem zugeordnet sind, tauchen auch in
809849/0927
Fig. 5b auf. Die anderen Leitungen sind ebenfalls durch zusätzliche Zahlen gekennzeichnet worden. Die Leitungen 3 bis 7 sind Metalleitungen, die auf einer Isolierschicht zu erzeugen sind. Die Isolierschicht bedeckt die gesamte Oberfläche der Scheibe oder des Halbleiterkörpers, um die Masseschiene, die Energiezuführungsschiene, die Eingangsleitungen, die Ausgangsleitungen und andere Verbindungsleitungen von den Grundzellen zu isolieren.
Wie man sieht, sind die Komponenten 1, 3, 6 und 11 auf der rechten Seite des Rechtecks 71 um die X-Achse gekippt, und die Komponenten 2, 4, 5, 8, 10 und 9 auf der linken Seite des Rechtecks 71 sind um wenigstens die Y-Achse gekippt, so daß gleichartige Schaltungselemente dicht nebeneinander Rücken an Rücken angeordnet sind. Diese Anordnung führt zur Verwendung lediglich einer P-Muldenzone, welche die gleichen Schaltungselemente im Rechteck 71 einschließt.
Zur Verdeutlichung dieser Anordnung ist in Fig. 5c eine Querschnittsansxcht der in Fig. 5a befindlichen Anordnung gezeigt. In Fig. 5c umfaßt eine einzige P-Mulde 7 2 gleichartige Schaltungselemente, mit denen Masseschienen 22R und 22L in Berührung stehen. Ein PN-Übergang 73 zwischen der P-Mulde 72 und der N-leitenden Scheibe erstreckt sich zur
809849/0927
Oberfläche der Scheibe. Die in Fig. 5a gezeigten vertikalen Linien stammen- von einer geeigneten Metallschicht, wie Aluminium, die auf einer Glasschicht 74 vorgesehen ist. Die gesamte Oberfläche der Scheibe wird von einer zweiten Glasschicht 75 bedeckt, auf der in den folgenden Schritten die horizontalen Leitungen 3 bis 7 erzeugt werden.
Die Fig. 6a und 6b zeigen den körperlichen Aufbau bzw. ein Logikdiagramm für einen Funktionsblock FB27, der eine noch höhere Stufe in der Hierarchie darstellt und ein Vier-Bit-ALU zeigt. Er besteht aus zwei Einheitzellen UC15 und zwei Einheitzellen UC16 sowie einer Grundzelle BC1. In Fig. 6b sind AnSchlußnummern unterschiedlicher Schreibgröße gezeigt. Die größer geschriebenen Anschluf.nummern beziehen sich auf den Funktionsblock FB, während die kleiner geschriebenen Anschlußnummern die Einheitzellen-Anschlußnummern sind.
Fig. 7 zeigt ein Acht-Bit-Rechen- und Leitwerk (ALU). Es besteht aus zwei FB27 der in den Fi.g 6a und 6b gezeigten Art. Es ist mit einer Übertrag-Ein-Leitung und einer Betriebsartensteuerleitung versehen, wie in Fig. 7 angegeben. Zudem sind ALU-Steuerleitungen vorgesehen, die in die FB27 führen. Diese ALU-Steuerleitungen bestimmen, ob von den FB's eine Addition oder eine Subtraktion durchgeführt wird.
809849/0927
Die Betriebsartensteuerleitungen bestimmen, ob von dem in Fig. 7 gezeigten ALU eine arithmetische Operation oder eine Logikoperation durchgeführt werden soll. Am oberen Ende eines jeden in Fig. 7 gezeigten FB sind vier A-Operandenleitungen und vier B-Operandenleitungen vorgesehen. Somit sind für jeden FB acht Eingänge vorgesehen. Jeder FB weist vier Ausgangs- oder Ergebnisleitungen auf, und außerdem ist jeder FB mit einer Übertrag/Entnahme- *) Leitung versehen. Die Verwendung aller dieser Leitungen ist bekannt und wird daher nicht im einzelnen beschrieben.
Fig. 8 zeigt ein Blockschaltbild eines vollständigen Systems. Es besteht aus vier Funktionsblöcken, zwei Registern 81 und 82, einem ALU 83 and einer Sammelschienen- oder Bussteuerung 84. Dem Eingang 86 zugeführte Daten werden in die Register 81 und 82 gegeben und entsprechend der ALU-Steuerung addiert oder subtrahiert, und die Ergebnisse werden entsprechend der Bussteuerung 84 entweder in das Register 81 oder das Register 82 gegeben.
Das Blockschaltbild in Fig. 8 in einer vereinfachten Form kennzeichnet die höchste Stufe des die Hierarchie der vorliegenden Methode verwendenden Systems. Bekanntlich könnte ein solches System eine Anzahl zusätzlicher Blöcke umfassen, beispielsweise ein Indirektadressenregister, einen Komparator, * (carry/borrow out)
19
809849/0927
ein Steuerspeicherregister, ein Speicheradressenregister, eine Taktsteuerung, einen Dekodierer etc. Fig. 8 zeigt hauptsächlich ein typisches System, bei dem die zellenförmige integrierte Schaltung und die hierarchische Methode der vorliegenden Erfindung verwendet werden können. Aus der vorausgehenden Beschreibung kann man entnehmen, daß das System und die Methode Grundzellen benutzen, die als Baublöcke in einer hierarchischen Struktur und Methode dienen. Die Grundzellengröße ist begrenzt worden, so daß dieselben Energiezuführungs- und Masseleitungen für alle Grundzellen benutzt werden können, die sich in einer Reihe auf der Scheibe befinden. Die Grundzellen sind derart ausgelegt, daß sie innerhalb der vorbestimmten Fläche ausgedehnt oder zusammengezogen werden können, ohne die Zwischenverbindungen oder Wege zwischen den Grundzellen zu ändern. Man sieht auch, daß dieses Konzept es für den einzelnen Entwickler möglich macht, komplexere integrierte Schaltungen zu handhaben. Es gibt auch die Möglichkeit, Systeme zu schaffen, die geringere Kosten pro Logikeinheit und erhöhte Leistungsfähigkeit aufweisen, überdies macht es eine sehr niedrige Ausfallrate möglich.
Die in Verbindung mit den Fig. 1 bis 8 beschriebenen verschiedenen Ausführungsformen der vorliegenden Erfindung umfassen je einen Halbleiterkörper mit einer Oberfläche, die in ein Gittermuster geordnet ist. Das Gittermuster ist definiert durch eine Vielzahl paralleler erster Gitterlinien,
809849/0927
die einen ersten Abstand voneinander aufweisen und sich parallel zu einer ersten Achse erstrecken, und durch eine Vielzahl paralleler zweiter Gitterlinien, die einen zweiten Abstand voneinander aufweisen und parallel zu einer zweiten Achse verlaufen. In Fig. 1a beispielsweise sind die ersten Gitterlinien jene, die in einem Abstand voneinander durch die Gittermarkierungen 13 parallel zur X-Achse verlaufen. Gleichermaßen verlaufen die zweiten Gitterlinien, wie die Gitterlinie 32, durch die Gittermarkierungen 12 parallel zur Y-Achse. Die X- und die Y-Achse definieren typischerweise kartesische Koordinaten und schneiden sich folglich unter einem Winkel von 90°. Daher schneiden die ersten Gitterlinien die zweiten Gitterlinien unter Festlegung von Gitterpunkten, wie den Gitterpunkten in Fig. 1a. Wenn auch ein Winkel von 90° zwischen den Achsen der Einfachheit halber bevorzugt wird, können auch andere Winkel als 90° verwendet werden.
Jede der zellenförmigen integrierten Schaltungsstrukturen der in den Fig. 1 bis 8 beschriebenen Art umfaßt eine Vielzahl von Grundzellen, die im Halbleiterkörper gebildet sind und eine Fläche besitzen, die über einer Vielzahl von Gitterpunkten liegt. Jede Grundzelle besitzt erste, zweite und dritte Zonen zur Herstellung einer elektrischen Verbindung
809849/0927
mit der Grundzelle. Beispielsweise ist in Fig. 1d die Zone 40 an ihrer oberen Oberfläche freigelegt, um durch eine öffnung in der Isolierschicht 33 Kontakt zur Energiezuführungsschine 21 herzustellen. Gleichermaßen ist die Zone 36 durch eine öffnung in der Isolierschicht 33 freigelegt, um elektrische Verbindung zur Masseschiene 22 herzustellen. Die Zonen 36 und 40 sind so angeordnet, daß sie über einem ersten und einem zweiten der vielen Gitterpunkte liegen. Diese Gitterpunkte sind dieselben, über denen die Energiezuführungsschiene 21 und die Masseschiene 22 in Fig. 1a liegen. Die Grundzellen besitzen außerdem eine dritte Zone, die einen Abstand von ausgewählten Gitterlinien besitzt und daher so angeordnet ist, daß sie nicht über irgendwelchen Gitterpurkten liegt. In Fig. 1a beispielsweise ist die Eingangszone 23 eine solche dritte Zone. Man beachte, daß die Zone 23 in Fig. 1a nicht über irgendeinem der Gitterpunkte 16 liegt, sondern denen gegenüber um irgendeine vorbestimmte Distanz versetzt ist. Die vorbestimmte Versetzungsdistanz in Fig. 1a ist etwa gleich einem halben Abstand zwischen den parallel zur X-Achse verlaufenden Gitterlinien. Eine solche vorbestimmte Versetzung der dritten Zone ist insofern bedeutsam, daß irgendeine an einem Gitterpunkt hergestellt Verbindung durch ein Loch die dritte Zone nicht berührt .
809849/0927
Die Energieversorgungsschienen 21 und 22 sind Beispiele für Leiter, die kolinear zu Gitterlinien verlaufen. Während die Eingangszone 23 (dritte Zone) so angeordnet ist, daß sie nicht über den Gitterpunkten liegt, kann die Beziehung zwischen dieser Zone und den Leitern vertauscht werden. Beispielsweise kann die Eingangszone 23 kolinear mit einer der Gitterlinien gemacht werden, während einer oder mehrere der Leiter 21 und 22 mit einem vorbestimmten Versetzungsabstand von einer Gitterlinie angeordnet werden können, so daß sie nicht über irgendeinen der Gitterpunkte verlaufen. Bei einer solchen Vertauschung bewirken Durchführungslöcher durch die Isolierschicht keinen ungewollten Kontakt zwischen den Leitern und der dritten Zone.
Einige dargestellte Ausführungsformen umfassen auch eine Vielzahl linearer Zonen oder Leiter, die einen gleichen Abstand voneinander aufweisen wie die Gitterlinien, diesen gegenüber jedoch in einem vorbestimmten Maß versetzt sind. In Fig. 3a beispielsweise sind die Eingangszonen 57 solche Zonen. Keine der Zonen 57 läuft über irgendeinen der Gitterpunkte.
Die in Verbindung mit den Fig. 1 bis 8 erläuterten Grundzellen umfassen auch eine vierte Zone, die zur Herstellung
809849/0927
einer elektrischen Ausgangsverbindung dient. Die vierte Zone ist bequemerweise so angeordnet, daß sie über Gitterpunkten liegt. Zudem können Ausgangsleiter, wie der Leiter in Fig. 2a, die kolinear mit einer oder mehreren Gitterlinien verlaufen, Durchführungsverbindungen zur vierten Ausgangszone haben, ohne unerwünschterweise die Eingangszonen (wie die Eingangszonen 52 und 53 in Fig. 2a) zu berühren.
809849/0927

Claims (1)

  1. BLUMBACH · WESER . BERGEN · KRAMER ZWIRNER-HiRSCH-BREHM
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
    Patentconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/833604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Paientconsult
    Fujitsu Limited
    1015, Kamikodanaka,
    Nakahara-ku, Kawasaki, 78/8735
    PATENTANSPRÜCHE
    1. Zellenförmige integrierte Schaltung mit einem eine Oberfläche aufweisenden Halbleiterkörper, dadurch gekennzeichnet, daß auf der Obe.rflache des Halbleiterkörpers durch Gitterlinien (z. B. 32), die rechtwinklig zueinander und parallel zu einer X- und einer Y-Achse verlaufen, ein rechtwinkliges Gittermuster (12, 13) definiert ist, daß im Halbleiterkörper mehrere Grundzellen (z. B. BC1) gebildet sind, die je mehrere aktive Elemente umfassen, je aus einer begrenzten Anzahl Grundzellen unterschiedlichen Aufbaus (z. B. BC1, BC2, ...) ausgewählt sind, je innerhalb eines Rechteckbereichs (ζ. B. 14) angeordnet sind, der nicht über eine vorbe-
    München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phys. Or. rer. nat. · P. Hirsch Dipl.-Ing. · H. P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P.G. Blumbach Dipl.-Ing. · P. Bergen Dipl.-Ing. Dr. jur. . G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.
    809849/0927
    stimmte Größe hinausgeht und über einer Vielzahl von Gitterlinien parallel sowohl zur X- als auch zur Y-Achse liegt, so daß jede Grundzelle über einer Vielzahl von vorbestimmte Gitterpunkte (16) definierenden Gitterschnittpunkten liegt, und daß jede Grundzelle eine Energiezuführungsschiene (z. B. 21), eine Masseschiene (z. B. 22), eine Eingangsleitung (z. B. 23), einen Ausgang (z. B. 24), die mit der Grundzelle verbunden sind und eine vorbestimmte Anordnung bezüglich bestimmter Gitterpunkte besitzen, aufweist sowie vom Halbleiterkörper getragene Leitungen zur Verbindung der Grundzellen untereinander zum Zweck der Bildung einer größeren integrierten Schaltung.
    2. Schaltung nach Anspruch 1,
    dadurch gekennzeichnet, daß die Eingangsleitungen einerseits und die Energiezuführungs- und Masseschienen andererseits in rechtem Winkel zueinander verlaufen.
    3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Grundzellen zu einer Einheitszelle (z. B. UC7) zusammengeschlossen sind.
    809849/0927
    4. Schaltung nach Anspruch 3,
    dadurch gekennzeichnet, daß eine Vielzahl von Einheitzellen zusammen vorgesehen sind, die durch vom Halbleiterkörper getragene Verbindungsvorrichtungen zu einem Funktionsblock (z. B. FB27) zusammengeschlossen sind.
    5. Schaltung nach Anspruch 4,
    dadurch gekennzeichnet, daß mehrere Funktionsblöcke zusammen vorgesehen sind und durch vom Halbleiterkörper getragene Verbindungsvorrichtungen zu einem integrierten Schaltungssystem (z. B. Fig. 7 und 8) zusammengeschlossen sind.
    6. Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Ausgang einer jeden Grundzelle innerhalb des Rechteckbereichs der jeweiligen Grundzelle in einer Zone angeordnet ist, die vom Außenumfang des Rechteckbereichs abgelegen ist.
    7. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß wenigstens einige der Grundzellen gleichen Aufbau besitzen, jedoch Muster haben, die um die X- und/oder die Y-Achse der Grundzelle gekippt sind.
    609849/0927
    ά.
    8. Verfahren zur Herstellung einer zellenförmigen integrierten Schaltung auf der Oberfläche eines Halbleiterkörpers,
    dadurch gekennzeichnet, daß ein rechtwinkliges Gittermuster verwendet wird, das durch Gitterlinien definiert ist, die rechtwinklig zueinander und parallel zu einer X- und einer Y-Achse verlaufen, daß eine begrenzte Anzahl Grundzellen hergestellt wird, die je einen unterschiedlichen Aufbau besitzen und je mehrere aktive Elemente umfassen, daß jede Grundzelle derart aufgebaut wird, daß sie einen Rechteckbereich auf dem Rechteckmuster belegt, das eine vorbestimmte Größe nicht übersteigt, daß jede Grundzelle so hergestellt wird, daß sie über einer Vielzahl von Gitterlinien sowohl auf der X-als auch der Y-Achse des rechteckigen Gittermusters liegt sowie über einer Vielzahl von vorbestimmte Gitterpunkte definierenden Gitterlinienschnittpunkte.n, daß jede Grundzelle so hergestellt wird, daß sie eine Energiezuführungsschiene, eine Masseschiene, eine Eingangsleitung und einen Ausgang besitzt, die mit den aktiven Elementen in der Grundzelle verbunden sind und mit bestimmten Gitterpunkten innerhalb des Rechteckbereichs für die Grundzelle ausgerichtet sind, daß ausgewählte Grundzellen auf dem Halbleiterkörper hergestellt werden, daß die Energiezuführungsschiene, die Hasseschiene, die Eingangsleitungen und der Ausgang für die Grundzellen auf dem Halbleiterkörper ge-
    8098 4 9/0927
    bildet werden und daß auf dem Halbleiterkörper Zwischenverbindungen hergestellt werden, um die Grundzellen zu größeren integrierten Schaltungen zu verbinden.
    9. Verfahren nach anspruch 8,
    dadurch gekennzeichnet, daß wenigstens einige der Grundzellen um die X- und/oder die Y-Achse gekippt werden.
    10. Verfahren nach Anspruch 8 oder 9,
    dadurch gekennzeichnet, daß die größeren integrierten Schaltungen durch Einheitzellen gebildet werden, wozu auf dem Halbleiterkörper zusätzliche Zwischenverbindungen erzeugt werden, um die Einheitzellen zu Funktionsblöcken zusammenzuschalten.
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß eine Vielzahl von Funktionsblöcken zusammen hergestellt wird , wozu zusätzliche Zwischenverbindungen auf dem Halbleiterkörper erzeugt werden, um die Funktionsblöcke zu einem großen integrierten Schaltungssystem zu verbinden.
    809849/0927
    12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß eine begrenzte Anzahl von sieben Grundzellen verwendet wird.
    Integrierte Schaltung mit einem eine Oberfläche aufweisenden Halbleiterkörper,
    dadurch gekennzeichnet, daß eine Vielzahl von Grundzellen im Halbleiterkörper in voneinander getrennten Bereichen auf der Oberfläche gebildet ist , daß jede Grundzelle mehrere aktive Elemente umfaßt, daß eine Isolierschicht auf der Oberfläche gebildet ist, die über den Grundzellen liegt, daß eine Energiezuführungsschiene und eine Masseschiene von der Isolierschicht in einem Abstand voneinander und parallel zueinander getragen werden, daß von der Isolierschicht eine Eingangsleitung getragen wird, welche die Energiezuführungsschiene und die Masseschine überkreuzt, um Schnittpunkte mit diesen zu bilden, daß die Grundzellen, die Energiezuführungsschiene und die Masseschiene so angeordnet sind, daß wenigstens ein Schnittpunkt über jeder Grundzelle liegt, daß von der Isolierschicht eine Ausgangsleitung getragen wird und daß eine Leitervorrichtung vorgesehen ist, die sich von jeder Grundzelle durch die Isolierschicht erstreckt und elektrische Verbindungen zwischen der Energiezuführungsschiene, der Masseschiene, der Eingangsleitung und der Ausgangsleitung herstellt.
    809849/0927
    14. Schaltung nach Anspruch 13,
    dadurch gekennzeichnet, daß mehrere Eingangsleitungen vorgesehen und mit einem Abstand parallel zueinander angeordnet sind.
    15. Schaltung nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß auf der Isolierschicht Zwischenverbindungsleitungen gebildet sind, die zur Verbindung der Grundzellen zum Zweck der Erzeugung einer größeren integrierten Schaltung dienen.
    16. Integrierte Schaltung nach einem der Ansprüche 13 bis 15,
    dadurch gekennzeichnet, daß die Eingangsleitungen polykristallines Silicium aufweisen.
    17. Integrierte Schaltung nach einem der Ansprüche 13 bis 16,
    dadurch gekennzeichnet, daß die Grundzelle eine komplementäre MOS-Schaltung ist.
    18. Schaltung nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, daß wenigstens eine zusätzliche
    fiO98/, Π/0927
    282355S
    Masseschiene, eine zusätzliche Energiezuführungsschiene und wenigstens eine zusätzliche Eingangsleitung vorhanden sind und daß einerseits die Energxezuführungsschienen und die Masseschienen und andererseits die Eingangsleitungen parallel zueinander verlaufen.
    19. Schaltung nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, daß der Halbleiterkörper N-Leitfähigkeit besitzt und mit einer P-leitenden Mulde versehen ist und daß wenigstens Teile wenigstens zweier Grundzellen in der P-Mulde angeordnet sind und diese gemeinsam benutzten.
    20. Zellenförmige integrierte Schaltung mit einem eine Oberfläche aufweisenden Halbleiterkörper, dadurch gekennzeichnet, daß im Halbleiterkörper eine Vielzahl von Grundzellen in einen Abstand voneinander aufweisenden Bereichen auf der Oberfläche gebildet ist , daß jede Grundzelle eine Vielzahl aktiver Elemente aufweist, · daß eine Isolierschicht gebildet ist, die auf der Oberfläche und über den Grundzellen liegt, daß von der Isolierschicht eine Energiezuführungsschiene und eine Masseschiene getragen werden, die in einem Abstand parallel zueinander angeordnet sind, daß von der Isolierschicht we-
    809849/0927
    nigstens eine Eingangsleitung getragen wird, welche die Energxezuführungsschiene und die Masseschiene zur Bildung von Schnittpunkten überkreuzt, daß über den einen Abstand voneinander aufweisenden Bereichen ein rechteckiges Gitter liegt, daß jede der Grundzellen Kontaktflecken besitzt, die an vorbestimmten kartesischen Koordinaten des rechteckigen Gitters angeordnet sind, daß wenigstens eine Ausgangsleitung mit den Grundzellen verbunden ist und daß eine Einrichtung vorhanden ist, welche leitende Verbindungen zwischen den Kontaktflächen der Grundzellen und der Energiezuführungsschiene, der Masseschiene, der Eingangsleitung und der Ausgangsleitung herstellt.
    21. Schaltung nach Anspruch 20,
    dadurch gekennzeichnet, daß die Grundzellen aus Schaltungen ausgewählt sind, die eine Inverterschaltung, eine NAND-Schaltung, eine UND-ODER-Inverterschaltung, eine NOR-Schaltung und eine Ubertragungsgatterschaltung umfassen.
    22. Schaltung nach Anspruch 20 oder 21, dadurch gekennzeichnet, daß wenigstens zwei der Grundzellen im wesentlichen identisch zueinander sind, das
    809849/0927
    Muster der einen jedoch gegenüber der anderen um 180° gekippt ist.
    23. Zellenförmige integrierte Schaltung mit einem Halbleiterkörper,
    dadurch gekennzeichnet, daß dessen Oberfläche in ein Gittermuster eingeteilt ist, das durch eine Vielzahl paralleler erster Gitterlinien, die einen ersten Abstand voneinander aufweisen und parallel zu einer ersten Achse verlaufen, und durch eine Vielzahl paralleler zweiter Gitterlinien, die einen zweiten Abstand voneinander aufweisen und parallel zu einer zweiten Achse verlaufen, definiert ist, wobei sich die erste und die zweite Achse unter einem Winkel schneiden, so daß sich die ersten und zweiten Gitterlinien zur Definition von Gitterpunkten schneiden,
    daß eine Vielzahl von Grundzellen vorgesehen ist, die je im Halbleiterkörper gebildet sind, je eine Fläche besitzen, die über einer Vielzahl der Gitterpunkte liegt, je erste, zweite und dritte Zonen zur Herstellung elektrischer Verbindungen zur Grundzelle besitzen, je erste und zweite Zonen aufweisen, die so angeordnet sind, daß sie über ersten bzw. zweiten der Vielzahl Gitterpunkte liegen,und bei denen je die dritte Zone einen Abstand von ausgewählten der Gitterlinien aufweist, so daß sie
    809849/0921
    nicht über den Gitterpunkten liegt, daß eine Isolierschicht auf der Oberfläche gebildet ist, die über den Grundzellen liegt und an ausgewählten Gitterpunkten öffnungen aufweist, daß von der Isolierschicht erste und zweite Leiter getragen werden, die kolinear mit ersten bzw. zweiten Gitterlinien sind, so verlaufen, daß sie über den ersten bzw. zweiten der Vielzahl Gitterpunkte liegen und durch öffnungen in der Isolierschicht eine Verbindung zu den ersten bzw. zweiten Zonen herstellen.
    24. Schaltung nach Anspruch 23,
    dadurch gekennzeichnet, daß die ersten und zweiten Leiter Energiezuführungs- bzw. Masseschienen sind, die parallel zur zweiten Achse verlaufen, daß die dritte Zone eine parallel zur ersten Achse verlaufende Eingangszone ist und daß jede der Grundzellen eine vierte Zone für eine elektrische Ausgangsverbindung aufweist.
    25. Schaltung nach Anspruch 24,
    dadurch gekennzeichnet, daß die vierte Zone über einem ausgewählten Gitterpunkt liegt und daß ferner ein zusätzlicher Leiter vorgesehen ist, der kolinear zu einer Gitterlinie verläuft, derart, daß er über dem augewählten
    809849/0927
    Gitterpunkt liegt und eine Verbindung durch die Isolierschicht herstellt, um die vierte Zone am gewählten Gitterpunkt zu kontaktieren.
    26. Schaltung nach Anspruch 24 oder 25, dadurch gekennzeichnet, daß die dritte Zone einer jeden der Grundzellen kolinear zu einer Linie ist, die mit einem vorbestimmten Versetzungsabstand von einer ausgewählten der zur ersten Achse parallel verlaufenden Gitterlinien und parallel zu dieser verläuft, und daß der vorbestimmte Versetzungsabstand kleiner als der erste Abstand ist.
    27. Schaltung nach Anspruch 26,
    dadurch gekennzeichnet, daß jede der Grundzellen eine Vielzahl zusätzlicher Bereiche umfaßt, die parallel zur dritten Zone und in einem Abstand von dieser liegen und den ersten Abstand voneinander aufweisen, so daß keine der zusätzlichen Zonen über irgendeinem der Gitterpunkte liegt.
    809849/0927
    - Ϊ3 -
    28. Schaltung nach einem der Ansprüche 23 bis 27,
    dadurch gekennzeichnet, daß der Winkel 90°. beträgt.
    809849/0927
DE19782823555 1977-05-31 1978-05-30 Zellenfoermige integrierte schaltung Ceased DE2823555A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80190777A 1977-05-31 1977-05-31
US84747877A 1977-11-01 1977-11-01

Publications (1)

Publication Number Publication Date
DE2823555A1 true DE2823555A1 (de) 1978-12-07

Family

ID=27122394

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782823555 Ceased DE2823555A1 (de) 1977-05-31 1978-05-30 Zellenfoermige integrierte schaltung

Country Status (6)

Country Link
JP (1) JPS54116186A (de)
CA (1) CA1106980A (de)
DE (1) DE2823555A1 (de)
FR (1) FR2393427A1 (de)
GB (1) GB1604550A (de)
NL (1) NL185431C (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0125504A1 (de) * 1983-04-15 1984-11-21 Hitachi, Ltd. Hybride integrierte Halbleiterstromkreisanordnung mit bipolaren Transistoren und MOS-Transistoren
EP0151267A1 (de) * 1983-12-30 1985-08-14 International Business Machines Corporation VLSI-Stromkreis hoher Schaltungsdichte
US4750026A (en) * 1981-12-24 1988-06-07 Matsushita Electric Industrial Co., Ltd. C MOS IC and method of making the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295149A (en) * 1978-12-29 1981-10-13 International Business Machines Corporation Master image chip organization technique or method
FR2495834A1 (fr) * 1980-12-05 1982-06-11 Cii Honeywell Bull Dispositif a circuits integres de haute densite
US4377849A (en) * 1980-12-29 1983-03-22 International Business Machines Corporation Macro assembler process for automated circuit design
JPS5832445A (ja) * 1981-08-20 1983-02-25 Nec Corp 集積回路装置及びその製造方法
JPS5857749A (ja) * 1981-10-01 1983-04-06 Seiko Epson Corp 半導体装置
JPS5890758A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 相補形集積回路装置
US4737836A (en) * 1983-12-30 1988-04-12 International Business Machines Corporation VLSI integrated circuit having parallel bonding areas
KR910005605B1 (en) * 1987-06-08 1991-07-31 Fujitsu Ltd Master-slice type semiconductor device imbeded multi gate
JP5552775B2 (ja) 2009-08-28 2014-07-16 ソニー株式会社 半導体集積回路
JP7004038B2 (ja) * 2020-07-28 2022-01-21 ソニーグループ株式会社 半導体集積回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3707036A (en) * 1969-02-28 1972-12-26 Hitachi Ltd Method for fabricating semiconductor lsi circuit devices
DE2403019A1 (de) * 1973-02-01 1974-08-15 Philips Nv Integrierte schaltung
US3943551A (en) * 1973-04-30 1976-03-09 Rca Corporation LSI array using field effect transistors of different conductivity type
US3983619A (en) * 1968-01-26 1976-10-05 Hitachi, Ltd. Large scale integrated circuit array of unit cells and method of manufacturing same
US3999214A (en) * 1974-06-26 1976-12-21 Ibm Corporation Wireable planar integrated circuit chip structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50134385A (de) * 1974-04-09 1975-10-24
JPS5314469B2 (de) * 1974-05-17 1978-05-17
CA1024661A (en) * 1974-06-26 1978-01-17 International Business Machines Corporation Wireable planar integrated circuit chip structure
JPS5816176Y2 (ja) * 1976-07-16 1983-04-01 三洋電機株式会社 大規模集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983619A (en) * 1968-01-26 1976-10-05 Hitachi, Ltd. Large scale integrated circuit array of unit cells and method of manufacturing same
US3707036A (en) * 1969-02-28 1972-12-26 Hitachi Ltd Method for fabricating semiconductor lsi circuit devices
DE2403019A1 (de) * 1973-02-01 1974-08-15 Philips Nv Integrierte schaltung
US3943551A (en) * 1973-04-30 1976-03-09 Rca Corporation LSI array using field effect transistors of different conductivity type
US3999214A (en) * 1974-06-26 1976-12-21 Ibm Corporation Wireable planar integrated circuit chip structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Elektronik Bd. 20, H. 2, 1971, S. 49-52 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750026A (en) * 1981-12-24 1988-06-07 Matsushita Electric Industrial Co., Ltd. C MOS IC and method of making the same
EP0125504A1 (de) * 1983-04-15 1984-11-21 Hitachi, Ltd. Hybride integrierte Halbleiterstromkreisanordnung mit bipolaren Transistoren und MOS-Transistoren
EP0151267A1 (de) * 1983-12-30 1985-08-14 International Business Machines Corporation VLSI-Stromkreis hoher Schaltungsdichte

Also Published As

Publication number Publication date
FR2393427A1 (fr) 1978-12-29
JPH0113222B2 (de) 1989-03-03
NL185431C (nl) 1990-04-02
JPS54116186A (en) 1979-09-10
NL185431B (nl) 1989-11-01
FR2393427B1 (de) 1983-09-09
CA1106980A (en) 1981-08-11
NL7805833A (nl) 1978-12-04
GB1604550A (en) 1981-12-09

Similar Documents

Publication Publication Date Title
DE2403019C2 (de)
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3110477C2 (de)
EP0005723B1 (de) Hochintegrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE69133300T2 (de) Feldeffektanordnung mit einem Kanal aus polykristallinem Silizium
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3530897A1 (de) Integrierte halbleiterschaltung
DE2826722A1 (de) Programmierbare logische schaltung (pla) sowie herstellungs- und pruefverfahren
DE2823555A1 (de) Zellenfoermige integrierte schaltung
DE2627546A1 (de) Integrierte schaltung hoher packungsdichte
DE102008020452B4 (de) Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur
DE2408527A1 (de) Anordnung mit leiterbahnen auf verschiedenen pegeln und mit verbindungen zwischen diesen leiterbahnen
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE10164606A1 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE3900536A1 (de) Integrierte halbleitervorrichtung mit ein-/ausgangspufferzellen
DE3147932A1 (de) "anordnung mit integrierten schaltungen hoher integrationsdichte
EP0001209A1 (de) Integrierte Halbleiterschaltung
CH616023A5 (de)
DE2753882C2 (de) Digitale integrierte Schaltung
EP0166027A2 (de) In C-MOS-Technik realisierte Basiszelle
DE3917303C2 (de)
DE3425072A1 (de) Speicherzelle mit einem halbleitersubstrat
DE3238311A1 (de) Integrierte halbleiterschaltung in gate-array-technik
DE4126289C2 (de) Integrierte Halbleiterschaltungseinrichtung mit BICMOS-Basiszellen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8131 Rejection