KR930020696A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR930020696A
KR930020696A KR1019930004750A KR930004750A KR930020696A KR 930020696 A KR930020696 A KR 930020696A KR 1019930004750 A KR1019930004750 A KR 1019930004750A KR 930004750 A KR930004750 A KR 930004750A KR 930020696 A KR930020696 A KR 930020696A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
semiconductor
gate insulating
gate electrode
Prior art date
Application number
KR1019930004750A
Other languages
English (en)
Inventor
유다까 오가모도
마꼬도 야마다
마사다까 신구
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Publication of KR930020696A publication Critical patent/KR930020696A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트전극층상에 게이트절연층 및 반도체층이 적층되어 있으며, 게이트절연층에 형성되어 있는 콘택트홀을 통해 특정의 게이트전극층에 대하여 반도체층의 일부를 접속한 박막트랜지스터를 가진 반도체장치에 있어서, 게이트절연층에 형성되어 있는 콘택트홀에는 반도체층의 상층측에 절연층을 통해 적층되는 도전체층이 삽입되고, 이 도전체층을 통해 반도체층의 일부와 특정의 게이트전극층이 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치에 관한 것이다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 SRAM의 요부개략 단면도이다.
제3도는 SRAM의 메모리셀의 등가회로도이다.
제4a도 내지 제4e도는 본 발명에 따른 SRAM의 제조공정을 도시한 개략단면도이다.

Claims (5)

  1. 제1의 게이트전극층상에 게이트절연층 및 반도체층이 적층되어 있으며, 게이트절연층에 형성되어 있는 콘택트홀을 통해 제2의 게이트전극층에 대하여 상기 반도체층의 일부를 접속한 박막트랜지스터를 가진 반도체 장치에 있어서, 상기 게이트절연층에 형성되어 있는 콘택트홀에는 반도체층의 상층측에 절연층을 통해 적층되는 도전체층이 삽입되고, 이 도전체층을 통해 반도체층의 일부와 상기 제2의 게이트전극층이 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 박막트랜지스터는 SRAM용 메모리셀의 부하트랜지스터로 사용되고, 상기 도전체층은 부하트랜지스터에 접속되는 전원선의 상층측에도 형성되어, 전원선의 션트선으로서 사용되는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 도전체층은 기억노드용의 용량전극층으로서 사용되는 것을 특징으로 하는 반도체장치.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 도전체층은 상기 반도체층의 채널영역의 상층측에 형성되고, 박막트랜지스터가 더블게이트구조로 되어 있는 것을 특징으로 하는 반도체장치.
  5. 드레인내압(耐壓)이 서로 다른 제1및 제2의 트랜지스터를 동일한 반도체칩에 일치적으로 형성하는 반도체장치의 제조방법에 있어서, 상기 제1및 제2의 트랜지스터의 게이트절연막의 막두께를 서로 다르게 하는 공정과, 상기 제1 및 제2의 트랜지스터의 한계치전압을 제어하는 공정으로 이루어지고, 상기 2공정을 동일한 마스크를 사용하여 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004750A 1992-03-30 1993-03-26 반도체장치 및 그 제조방법 KR930020696A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4103577A JPH05283651A (ja) 1992-03-30 1992-03-30 半導体装置
JP92-103,577 1992-03-30

Publications (1)

Publication Number Publication Date
KR930020696A true KR930020696A (ko) 1993-10-20

Family

ID=14357643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004750A KR930020696A (ko) 1992-03-30 1993-03-26 반도체장치 및 그 제조방법

Country Status (2)

Country Link
JP (1) JPH05283651A (ko)
KR (1) KR930020696A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844256A (en) * 1995-04-17 1998-12-01 Seiko Epson Corporation Semiconductor device comprising polysilicon interconnection layers separated by insulation films
JPH0927558A (ja) * 1995-07-11 1997-01-28 Mitsubishi Electric Corp 半導体記憶装置、その製造方法およびその使用方法
CN103794612B (zh) * 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
JPH05283651A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR910019237A (ko) 커패시터 dram 셀의 제조방법
KR970060451A (ko) 반도체집적회로장치 및 그 제조방법
KR950028198A (ko) 캐패시터 제조방법
KR930009079A (ko) 반도체 기억장치 및 그 제조방법
KR920008929A (ko) 반도체 기억장치와 그 제조방법
KR930006950A (ko) 정적 메모리 장치
KR910019235A (ko) 반도체기억장치
KR940018972A (ko) 반도체 집적회로장치 및 그 제조방법
KR920010902A (ko) 반도체장치
US7498207B2 (en) Semiconductor memory device and manufacturing method of the same
KR970077655A (ko) 디램 셀, 디램 및 그의 제조 방법
KR940022840A (ko) 반도체 장치의 메모리셀 제조방법 및 구조
KR920020725A (ko) 초고집적 반도체 메모리장치의 제조방법
KR930020696A (ko) 반도체장치 및 그 제조방법
KR940006270A (ko) 박막트랜지스터 부하를 가지는 반도체 메모리장치
KR960015912A (ko) 소프트 에러 억제 저항 부하형 sram 셀
JPH0878536A (ja) 改善された電流駆動を有する薄膜トランジスタを用いた相補デバイス
KR930006949A (ko) 반도체 장치
KR930014994A (ko) 반도체 집적 회로
KR950004522A (ko) 차폐용 플레이트를 갖는 반도체소자 제조방법
KR970067848A (ko) 반도체 메모리 소자 및 그의 제조방법
KR970067885A (ko) 반도체 소자 및 그의 제조방법
KR940008101A (ko) 반도체기억장치 및 그 제조방법
KR930011225A (ko) 반도체 메모리소자의 구조 및 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid