KR970060451A - 반도체집적회로장치 및 그 제조방법 - Google Patents

반도체집적회로장치 및 그 제조방법 Download PDF

Info

Publication number
KR970060451A
KR970060451A KR1019970000964A KR19970000964A KR970060451A KR 970060451 A KR970060451 A KR 970060451A KR 1019970000964 A KR1019970000964 A KR 1019970000964A KR 19970000964 A KR19970000964 A KR 19970000964A KR 970060451 A KR970060451 A KR 970060451A
Authority
KR
South Korea
Prior art keywords
pair
gate electrode
semiconductor integrated
integrated circuit
circuit device
Prior art date
Application number
KR1019970000964A
Other languages
English (en)
Other versions
KR100456050B1 (ko
Inventor
겐이치 기쿠시마
후미오 오츠카
가즈시게 사토
Original Assignee
가나이 츠토무
히다치세사쿠쇼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 츠토무, 히다치세사쿠쇼 가부시끼가이샤 filed Critical 가나이 츠토무
Publication of KR970060451A publication Critical patent/KR970060451A/ko
Application granted granted Critical
Publication of KR100456050B1 publication Critical patent/KR100456050B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Semiconductor Memories (AREA)

Abstract

반도체집적회로장치 및 그 제조방법에 관한 것으로, 메모리셀 사이즈가 중대해버리는 것을 해소하기 위해, 각각의 플립플롭회로를 갖는 메모리셀을 포함하는 SRAM을 구비한 반도체집적회로장치에 있어서, 각각의 플립플롭회로는 한 쌍의 구동용 MISFET와 한 쌍의 부하용 MISFET를 갖고, 각각의 메모리셀 또한 한 쌍의 전송용 MISFET를 포함하고, 한 쌍의 구동용 MISFET와 한 쌍의 부하용 MISFET는 한 쌍의 인버터회로를 형성하고, 인버터회로는 제1 및 제2국소배선에 의해 교차결합되며, 구동용 MISFET와 부하용 MISFET 각각의 게이트 전극은 반도체기판상에 있는 제1도전재료층으로 형성도고, 제1국소배선은 기판으로부터 제1도전재료층보다 상층인 제2도전재료층으로 형성되고, 제2국소배선은 기판으로부터 제2도전재료층보다 상층인 제3도전재료층으로 형성되는 것으로 하였다. 이렇게 하는 것에 의해, 포토레지스트를 마스크로 해서 층간절연막에 접속 구멍을 형성할 때의 마스크 맞춤여유를 불필요하게 할 수 있으므로, 메모리셀의 점유면적을 축소할 수 있다는 효과가 얻어진다.

Description

반도체집적회로장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제1실시예의 SRAM의 메모리셀을 도시한 상면도.

Claims (59)

  1. 각각의 플립플롭회로를 갖는 메모리셀을 포함하는 SRAM을 구비한 반도체집적회로장치에 있어서, 각각의 상기 플립플롭회로는 한 쌍의 구동용 MISFET와 한 쌍의 부하용 MISFET를 갖고, 각각의 상기 메모리셀 또한 한 쌍의 전송용 MISFET를 포함하고, 상기 한 쌍의 구동용 MISFET와 한 쌍의 부하용 MISFET는 한 쌍의 인버터회로를 형성하고, 상기 인버터회로는 제1 및 제2국소배선에 의해 교차결합되며, 상기 구동용 MISFET와 상기 부하용 MISFET 각각의 게이트전극은 반도체기판상에 있는 제1도전재료층으로 형성되고, 상기 제1국소배선은 상기 기판으로부터 상기 제1도전재료층보다 상층인 제2도전재료층으로 형성되고, 상기 제2국소배선은 상기 기판으로부터 상기 제2도전재료층보다 상층인 제3도전재료층으로 형성되는 것을 특징으로 하는 반도체집적회로장치.
  2. 제1항에 있어서, 상기 제1국소배선과 제2국소배선은 그 사이에 공간을 형성하기 위해 상기 반도체기판에서 연장하는 방향으로 서로 간격을 두고 또 적어도 부분적으로 서로 겹치도록 배치되며, 상기 장치는 상기 제1 및 제2국소배선과 절연막으로 용량소자를 형성하기 위해 상기 제1 및 제2국소배선 사이의 공간에 절연막을 또 포함하는 것을 특징으로 하는 반도체집적회로장치.
  3. 제2항에 있어서, 제1 및 제2국소배선은 상기 제2국소배선과 상기 플립플롭회로를 구비하는 상기 MISFET가 접속된 접속구멍상의 개구영역 및 상기 접속구멍의 맞춤여유 영역을 제외한 영역에 있어서 서로 중첩하는 것을 특징으로 하는 반도체집적회로장치.
  4. 제2항에 있어서, 상기 국소배선의 한 쪽과 다른 쪽 사이에 개재하는 상기 절연막은 질화실리콘막 또는 5산화탄탈막인 것을 특징으로 하는 반도체집적회로장치.
  5. 제4항에 있어서, 상기 제2도전막 및 상기 제3도전막은 각각 금속재료로 이루어지는 것을 특징으로 하는 반도체집적회로장치.
  6. 제6항에 있어서, 상기 제2도전막 및 상기 제3도전막중 적어도 상기 제2도전막은 고융점 금속 또는 그의 화합물로 이루어지는 것을 특징으로 하는 반도체집적회로장치.
  7. 제5항에 있어서, 상기 제2도전막 및 상기 제3도전막중 적어도 상기 제3도전막은 알루미늄을 주성분으로 하는 금속재료로 이루어지는 것을 특징으로 하는 반도체집적회로장치.
  8. 제3항에 있어서, 상기 제2도전막 및 상기 제3도전막은 각각 금속재료로 이루어지는 것을 특징으로 하는 반도체집적회로장치.
  9. 제2항에 있어서, 상기 제2도전막 및 상기 제3도전막은 각각 금속재료로 이루어지는 것을 특징으로 하는 반도체집적회로장치.
  10. 제2항에 있어서, 상기 제1국소배선 및 상기 제2국소배선은 각각 상기 구동용 MISFET의 게이트전극과 드레인영역, 상기 부하용 MISFET의 게이트전극과 드레인영역 및 상기 전송용 MISFET의 게이트전극의 상부에 배치되는 것을 특징으로 하는 반도체집적회로장치.
  11. 제1항에 있어서, 상기 구동용 MISFET, 상기 부하용 MISFET 및 상기 전송용 MISFET 각각의 소오스영역과 드레인영역의 표면에 고융점금속 실리사이드층이 형성되는 것을 특징으로 하는 반도체집적회로장치.
  12. 제1항에 있어서, 상기 구동용 MISFET, 상기 부하용 MISFET 및 상기 전송용 MISFET 각각의 게이트전극, 소오스영역 및 드레인영역의 표면에 고융점금속 실리사이드층이 형성되는 것을 특징으로 하는 반도체집적회로장치.
  13. 제1항에 있어서, 상기 구동용 MISFET 각각의 소오스영역에 접속된 기준전압선, 상기 부하용 MISFET 각각의 소오스영역에 접속된 전원전압선 및 상기 전송용 MISFET 각각의 드레인영역에 접속된 데이타선을 더 포함하여, 상기 기준전압선 및 상기 전원전압선은 상기 기판으로부터 상기 제3도전막 상부의 제4도전막으로 형성되고, 상기 데이타선은 상기 기판으로부터 상기 제4도전막 상부의 제5도전막으로 형성되는 것을 특징으로 하는 반도체집적회로장치.
  14. 제1항에 있어서, 상기 구동용 MISFET 및 상기 전송용 MISFET는 상기 반도체기판의 제1도전형 활성영역에 배치되며, 상기 부하용 MISFET는 상기 반도체기판의 제2도전형 활성영역에 배치되고, 제2도전형 활성영역으로부터 제1도전형 활성영역을 분리하도록, 상기 제1도전형 활성영역과 상기 제2도전형 활성영역 사이의 상기 반도체기판에 홈이 마련되는 것을 특징으로 하는 반도체집적회로장치.
  15. 제14항에 있어서, 상기 제1도전형은 상기 제2도전형에 대향하는 것을 특징으로 하는 반도체집적회로장치.
  16. 제1항에 있어서, 상기 제2도전막 및 상기 제3도전막은 각각 금속재료로 이루어지는 것을 특징으로 하는 반도체집적회로장치.
  17. 제1항에 있어서, 상기 전송용 MISFET의 게이트전극은 또한 상기 제1도전재료층으로 형성되는 것을 특징으로 하는 반도체집적회로장치.
  18. 한 쌍의 구동용 MISFET 및 한 쌍의 부하용 MISFET로 이루어지는 플립플롭회로를 각각 갖는 메모리셀을 포함하는 SRAM을 구비한 반도체직접회로장치의 제조방법에 있어서, (a) 상부에 상기 구동용 MISFET 및 상기 부하용 MISFET의 각각이 게이트전극이 배치된 주면을 갖는 반도체기판을 마련하는 공정, (b) 상기 게이트전극의 상부에 상기 플립플롭회로의 한 쌍의 입출력단자 사이를 교차결합하는 한 쌍의 국소배선의 한 쪽을 구성하는 제1도전재료층을 형성하는 공정 및 (c) 상기 한 쌍의 국소배선의 상부에 상기 한 쌍의 국소배선의 다른 쪽을 구성하는 제2도전재료층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  19. 제18항에 있어서, 상기 한 쌍의 국소배선의 다른 쪽은 부분적으로 상기 한 쌍의 국소배선의 한 쪽의 상부에 형성되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  20. 제19항에 있어서, 상기 한 쌍의 국소배선의 상기 한 쪽은 상기 각각의 게이트전극의 상부에 형성되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  21. 제18항에 있어서, 각각의 메모리셀은 또한 한 쌍의 전송용 MISFET를 갖고, 상기 전송용 MISFET의 게이트전극은 또한 상기 주면상에 마련되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  22. 한 쌍의 구동용 MISFET 및 한 쌍의 부하용 MISFET로 이루어지는 플립플롭회로를 갖는 메모리셀을 포함하는 SRAM을 구비한 반도체직접회로장치의 제조방법에 있어서, (a) 상부에 상기 구동용 MISFET 및 상기 부하용 MISFET의 각각의 게이트전극이 형성된 주면을 갖는 반도체기판을 마련하는 공정, (b) 상기 기판으로부터 상기 게이트전극 보다 더 연장하고, 상기 플립풀륨회로의 한 상의 입출력단자를 교차결합하도록 한 쌍의 국소배선의 적어도 한 쪽을 형성하는 공정, (c) 상기 한 쌍의 국소배선의 적어도 한 쪽의 상부에 제1절연막을 퇴적하고 상기 제1절연막을 에칭하는 것에 의해, (i) 상기 게이트전극 및 (ii) 상기 한 쌍의 국소배선의 적어도 한 쪽의 적어도 하나의 각각의 측벽에 상기 사이드월스페이서를 형성하는 공정 및 (d) 상기 한 쌍의 국소배선의 적어도 한 쪽의 상부에 상기 제1도전막보다 에칭비가 큰 제2절연막을 퇴적하고 상기 제2절연막을 에칭하는 것에 의해, 상기 구동용 MISFET 또는 상기 부하용 MISFET의 소오스영역에 도달하는 접속 구멍을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치.
  23. 제22항에 있어서, 상기 사이드월스페이서는 상기 한 쌍의 국소배선의 상기 적어도 한 쪽의 각각의 측벽에 형성되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  24. 제22항에 있어서, 상기 사이드월스페이서는 상기 게이트전극의 양쪽과 상기 한 쌍의 국소배선의 적어도 한 쪽에 형성되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  25. 제22항에 있어서, 상기 사이드월스페이서는 상기 게이트전극과 상기 한 쌍의 국소배선의 양쪽에 형성되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  26. 제22항에 있어서, 상기 사이드월스페이서는 상기 한 쌍의 국소배선의 양쪽에 형성되는 것을 특징으로 하는 반도체집적회로장치.
  27. 제22항에 있어서, 공정 (b)에서, 상기 한 쌍의 국소배선의 양쪽은 상기 게이트전극의 상부에 마련되는 동일한 도전층으로 형성되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  28. 제22항에 있어서, 상기 한 쌍의 국소배선의 양쪽은 게이트전극의 상부에 형성되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  29. 제22항에 있어서, 상기 제1절연막의 두께는 상기 사이드월스페이서를 형성하지 않고 접속 구멍을 형성하는데 있어서의 맞춤여유보다 두꺼운 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  30. 제22항에 있어서, 상기 제1절연막은 상기 게이트전극과 상기 접속구멍의 맞춤여유 및 상기 한 쌍의 국소배선의 적어도 한 쪽과 상기 접속구멍의 맞춤여유보다 두꺼운 두께를 갖는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  31. 제22항에 있어서, 상기 한 쌍의 국소배선의 적어도 한 쪽은 상기 게이트전극의 상부에 퇴적된 제2도전막을 패터닝하는 것에 의해 형성되고, 상기 한 쌍의 국소배선의 적어도 한 쪽을 형성하기전에, 상기 게이트전극과 상기 국소배선의 적어도 한 쪽 사이에 개재하는 절연막이 상기 국소배선의 적어도 한 쪽과 접속되는 영역에서 상기 게이트전극을 노출시키기 위해 에칭되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  32. 제22항에 있어서, 상기 게이트전극, 상기 국소배선의 적어도 한 쪽 및 그들 사이에 개재하는 절연막으로 구성하는 용량소자를 형성하기 위해, 상기 게이트전극과 상기 한 쌍의 국소배선의 적어도 한 쪽은 적어도 부분적으로 또한 수직으로 서로 중첩하도록 배치되는 것을 특징으로 하는 반도체집적회로장치.
  33. 제22항에 있어서, 상기 국소배선의 적어도 한 쪽의 상부에 상기 제1절연막과 에칭비가 대략 동일한 재료로 구성되는 제3절연막이 퇴적되고, 상기 제3절연막의 상부에 제1절연막이 퇴적되는 것을 특징으로 반도체집적회로장치의 제조방법.
  34. 제22항에 있어서, 상기 게이트전극의 상부에 상기 구동용 MISFET, 상기 부하용 MISFET 및 상기 전송용 MISFET를 피복하도록, 에칭비가 상기 제1절연막과 대략 동일한 절연재료로 이루어지는 제4절연막이 퇴적되고, 상기 제4절연막의 상부에 상기 국소배선의 적어도 한 쪽이 형성되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  35. 특허청구의 범위 제28항의 방법에 의해서 형성된 제품에 있어서, 상기 게이트전극과 국소배선 사이에 용량소자를 형성하기 위해 상기 게이트전극과 상기 한 쌍의 국소배선 사이에 유전체막이 마련되는 것을 특징으로 하는 제품.
  36. 특허청구의 범위 제22항의 방법에 의해서 형성된 제품.
  37. 한 쌍의 구동용 MISFET 및 한 쌍의 부하용 MISFET로 이루어지는 플립플롭회로를 각각 갖는 메모리셀을 포함하는 SRAM을 구비한 반도체집적회로장치의 제조방법에 있어서, (a) 상부에 상기 구동용 MISFET 및 상기 부하용 MISFET의 각각의 게이트전극이 배치된 주면을 갖는 반도체기판을 마련하는 공정, (b) 상기 게이트전극의 상부에 상기 플립플롭회로의 한 쌍의 입출력단자를 교차결합하는 한 쌍의 국소배선의 적어도 한 쪽을 형성하는 공정 및 (c) 상기 국소배선의 적어도 한 쪽의 상부에 제1절연막을 퇴적시킨 후, 상기 제1절연막의 상부에 상기 제1절연막과는 에칭속도가 다른 제2절연막을 퇴적시키고, 상기 제2 및 제1절연막을 에칭하는 것에 의해, (i) 상기 구동용 MISFET의 소오스영역과 (ii) 상기 부하용 MISFET의 소오스영역의 적어도 한 쪽에 도달하고, (iii) 상기 게이트전극과 (ⅳ) 상기 국소배선의 적어도 한 쪽의 각각의 측벽에 제1절연막의 사이드월스페이서에 도달하는 접속구멍을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  38. 제37항에 있어서, 상기 제1절연막은 상기 게이트전극과 상기 접속구멍의 맞춤여유 및 상기 한 쌍의 국소배선의 적어도 한 쪽과 상기 접속구멍의 맞춤여유보다 두꺼운 두께를 갖는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  39. 제37항에 있어서, 상기 한 쌍의 국소배선의 적어도 한 쪽은 상기 게이트전극의 상부에 퇴적된 제2도전막을 패터닝하는 것에 의해 형성되고, 상기 한 상의 국소배선의 적어도 한 쪽을 형성하기 전에, 상기 게이트전극과 상기 국소배선의 적어도 한 쪽 사이에 개재하는 절연막이 상기 국소배선의 적어도 한 쪽과 접속되는 영역에서 상기 게이트전극을 노출시키기 위해 에칭되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  40. 제37항에 있어서, 상기 게이트전극, 상기 국소배선의 적어도 한 쪽 및 그들 사이에 개재하는 절연막으로 구성하는 용량소자를 형성하기 위해, 상기 게이트전극과 상기 한 쌍의 국소배선의 적어도 한 쪽은 적어도 부분적으로 또한 수직으로 서로 중첩하도록 배치되는 것을 특징으로 하는 반도체집적회로장치.
  41. 제37항에 있어서, 상기 국소배선의 적어도 한 쪽의 상부에 상기 제1절연막과 에칭비가 대략 동일한 재료로 구성되는 제3절연막이 퇴적되고, 상기 제3절연막의 상부에 제1절연막이 퇴적되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  42. 제37항에 있어서, 상기 게이트전극의 상부에 상기 구동용 MISFET과 상기 부하용 MISFET를 피복하도록 에칭속도가 상기 제1절연막과 대략 동일한 절연재료로 이루어지는 제4절연막이 퇴적되고, 상기 제4절연막의 상부에 상기 국소배선의 상기 적어도 한 쪽이 형성되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  43. 제37항에 있어서, 접속구멍을 형성하는데 있어서 상기 제2절연막은 상기 제1절연막을 에칭하기 전에 에칭되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  44. 한 쌍의 구동용 MISFET 및 한 쌍의 부하용 MISFET로 이루어지는 플립플롭회로를 각각 갖는 메모리셀을 포함하는 SRAM을 구비한 반도체집적회로장치의 제조방법에 있어서, (a) 상부에 상기 구동용 MISFET 및 상기 부하용 MISFET의 각각의 게이트전극이 배치된 주면을 갖는 반도체기판을 마련하는 공정, (b) 상기 게이트전극의 상부에 상기 플립플롭회로의 한 쌍의 입출력단자를 교차결합하는 한 쌍의 국소배선의 적어도 한 쪽을 형성하는 공정, (c) 상기 한 쌍의 국소배선의 한 쪽의 상부에 퇴적된 제3도전막을 패터닝하는 것에 의해 상기 한 쌍의 국소배선의 다른 쪽을 형성하는 공정, (d) 상기 한 쌍의 국소배선의 다른 쪽의 상부에 퇴적된 제1절연막을 에칭하는 것에 의해 상기 게이트전극과 상기 한 쌍의 국소배선의 한 쪽 및 다른 쪽의 각각의 측벽에 사이드월스페이서를 형성하는 공정 및 (e) 상기 사이드월스페이서가 형성된 상기 한 쌍의 국소배선의 다른 쪽의 상부에 상기 제1절연막보다 에칭비가 큰 제2절연막을 퇴적시키는 것에 의해, 상기 구동용 MISFET의 소오스영역과 상기 부하용 MISFET의 소오스영역의 적어도 한 쪽에 도달하는 접속구멍을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  45. 한 쌍의 구동용 MISFET 및 한 쌍의 부하용 MISFET로 이루어지는 플립플롭회로를 각각 갖는 메모리셀을 포함하는 SRAM을 구비한 반도체집적회로장치의 제조방법에 있어서, (a) 상부에 상기 구동용 MISFET 및 상기 부하용 MISFET의 각각의 게이트전극이 배치된 주면을 갖는 반도체기판을 형성하는 공정, (b) 상기 게이트전극의 상부에 상기 플립플롭회로의 한 쌍의 입출력단자를 교차결합하는 한 쌍의 국소배선의 한 쪽을 마련하는 공정, (c) 상기 한 쌍의 국소배선의 한 쪽의 상부에 퇴적된 제3도전막을 패터닝하는 것에 의해 상기 한 쌍의 국소배선의 다른 쪽을 형성하는 공정 및 (d) 상기 구동용 MISFET 및 상기 부하용 MISFET의 소오스영역에 도달하고, 상기 게이트전극과 상기 한 쌍의 국소배선의 적어도 한 쪽과 다른 쪽의 각각의 측벽에 제1절연막의 사이드월스페이서에 도달하는 접속구멍을 형성하는 공정을 포함하며, 상기 접속구멍을 형성하는 공정은 상기 한 쌍의 국소배선의 다른 쪽 상부에 상기 제1절연막을 퇴적시킨 후, 상기 제1절연막의 상부에 상기 제1절연막보다 에칭비가 큰 제2절연막을 퇴적시키는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  46. 제45항에 있어서, 퇴적된 상기 제1절연막은 상기 게이트전극와 상기 접속구멍의 맞춤여유, 상기 한 쌍의 국소배선의 한 쪽과 상기 접속구멍의 맞춤여유 및 상기 한 쌍의 국소배선의 다른 쪽과 상기 접속구멍의 맞춤여유보다 큰 두께를 갖는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  47. 제45항에 있어서, 상기 제1절연막은 상기 제2절연막을 상기 접속구멍을 형성하도록 에칭되고, 상기 제1절연막의 남아 있는 부분이 측벽을 마련하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  48. 한 쌍의 구동용 MISFET 및 한 쌍의 부하용 MISFET로 이루어지는 플립플롭회로를 각각 갖는 메모리셀을 포함하는 SRAM을 구비한 반도체집적회로장치의 제조방법에 있어서, (a) 상부에 상기 구동용 MISFET 및 상기 부하용 MISFET의 각각의 게이트전극이 배치된 주면을 갖는 반도체기판을 마련하는 공정, (b) 상기 게이트전극의 각각의 측벽에 제1절연재료로 이루어져 있는 게이트전극 사이드월스페이서를 형성하는 공정, (c) 상기 게이트전극과 상기 게이트전극 사이드월스페이서의 상부에 상기 플립플롭회로의 한 쌍의 입출력단자를 교차결합하는 한 쌍의 국소배선을 형성하는 공정, (d) 상기 한 쌍의 국소배선의 측벽이 게이트전극 상부에 연장하며, 제2절연재료로 이루어지는 상기 한 쌍의 국소배선의 측벽상의 국소배선 사이드월스페이서를 형성하는 공정및 (e) 상기 한 쌍의 국소배선에서 제1 및 제2절연재료보다 에칭비가 큰 제3절연재료의 절연막을 퇴적시킨 후, 상기 제3절연재료를 에칭하는 것에 의해, 상기 구동용 MISFET의 소오스영역과 상기 부하용 MISFET의 소오스영역의 적어도 한 쪽에 도달하는 접속구멍을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  49. 제48항에 있어서, 상기 한 쌍의 국소배선이 각각 서로 중첩하도록 마련되고, 그들 사이에 유전체막이 형성되며, 상기 한 쌍의 국소배선과 상기 유전체막은 용량소자를 형성하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  50. 제48항에 있어서, 상기 게이트전극은 모두 상기 반도체기판상에 있는 제1도전재료층으로 형성되고, 상기 한 쌍의 국소배선의 한 쪽은 기판으로부터 상기 제1층보다 상층인 제2도전재료층으로 형성되고, 상기 한 쌍의 국소배선의 다른 쪽은 기판으로부터 상기 제2층보다 상층인 제3도전재료층으로 형성되는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  51. 각각 플립플롭회로를 갖는 메모리셀을 포함한 SRAM을 구비하는 반도체집적회로장치에 있어서, 각각의 플립플롭회로는 한 쌍의 구동용 MISFET 및 한 쌍의 부하용 MISFET를 구비하며, 각각의 메모리셀을 또한 한 쌍의 전송용 MISFET를 포함하고, 상기 구동용 MISFET, 부하용 MISFET 및 전송용 MISFET의 각각의 게이트전극은 반도체기판상에 있는 제1도전재료층으로 형성되고, 상기 게이트전극은 그의 측벽에 제1절연재료로 이루어진 게이트전극 사이드월스페이서를 갖고, 상기 한 쌍의 구동용 MISFET와 상기 한 쌍의 부하용 MISFET는 한 쌍의 인버터회로를 형성하고, 제1 및 제2국소배선이 상기 인버터회로를 교차결합시키고, 상기 제1 및 제2국소배선의 측벽은 사이드월스페이서를 구비하고, 상기 국소배선 사이드월스페이서는 제2절연재료로 이루어지며, 제3절연층은 상기 제1 및 제2국소배선의 상부에 있고, 상기 구동용 MISFET, 부하용 MISFET 및 전송용 MISFET의 소오스 또는 드레인영역상에 접속용 배선이 통과하는 접속구멍을 구비하고, 상기 제3절연재료는 제1 및 제2절연재료보다 에칭비가 높은 재료인 것을 특징으로 하는 반도체집적회로장치.
  52. 제51항에 있어서, 상기 제1 및 제2국소배선의 측벽은 상기 게이트전극상에 배치되는 것을 특징으로 하는 반도체집적회로장치.
  53. 제52항에 있어서, 국소배선 사이드월스페이서 및 게이트전극 사이드월스페이서는 각각의 국소배선 및 게이트전극의 측벽에서 연속적으로 연장하는 단일의 사이드월스페이서를 형성하는 것을 특징으로 하는 반도체집적회로장치.
  54. 제51항에 있어서, 상기 국소배선 사이드월스페이서와 상기 게이트전극 사이드월스페이서는 개별적인 사이드월스페이서인 것을 특징으로 하는 반도체집적회로장치.
  55. 제51항에 있어서, 상기 제1 및 제2국소배선은 서로 겹치고, 상기 장치는 상기 국소배선이 겹치는 제1 및 제2국소배선 사이의 유전체막을 더 포함하고, 상기 제1 및 제2국소배선과 유전체막은 용량소자를 형성하는 것을 특징으로 하는 반도체집적회로장치.
  56. 제51항에 있어서, 각각 제3절연막의 상부에 있는 전원전압선과 기준전압선, 상기 전원전압선과 상기 기준전압선의 상부에 있는 제4절연막 및 상기 제4절연막의 상부에 있는 데이타선을 더 포함하는 것을 특징으로 하는 반도체집적회로장치.
  57. 제56항에 있어서, 상기 전송용 MISFET의 소오스 또는 드레인영역과 접속되고 상기 제3절연막의 상부에 있는 중간상호접속선을 더 포함하며, 상기 중간상호접속선은 상기 제4절연막내의 구멍을 통하여 제4절연막의 상부에 있는 상기 데이타선과 접속되고, 제3절연막내의 구멍을 통하여 상기 전송용 MISFET의 소오스 또는 드레인영역과 접속되는 것을 특징으로 하는 반도체집적회로장치.
  58. 제1항에 있어서, 제1 및 제2국소배선은 상기 제2국소배선과 상기 플립플롭회로를 마련하는 상기 MISFET가 접속된 접속구멍상의 개구영역 및 상기 접속구멍의 맞춤여유 영역을 제외한 영역에 있어서 서로 중첩하는 것을 특징으로 하는 반도체집적회로장치.
  59. 제1항에 있어서, 상기 제1국소배선 및 상기 제2국소배선은 각각 상기 구동용 MISFET의 게이트전극과 드레인영역, 상기 부하용 MISFET의 게이트전극과 드레인영역 및 상기 전송용 MISFET의 게이트전극의 상부에 배치되는 것을 특징으로 하는 반도체집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970000964A 1996-01-17 1997-01-15 반도체집적회로장치및그제조방법 KR100456050B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP548796 1996-01-17
JP96-005487 1996-01-17
US96-005487 1996-01-17
US96-035872 1996-02-23
JP8035872A JPH09260510A (ja) 1996-01-17 1996-02-23 半導体集積回路装置およびその製造方法
JP96-035872 1996-02-23

Publications (2)

Publication Number Publication Date
KR970060451A true KR970060451A (ko) 1997-08-12
KR100456050B1 KR100456050B1 (ko) 2005-01-13

Family

ID=26339437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000964A KR100456050B1 (ko) 1996-01-17 1997-01-15 반도체집적회로장치및그제조방법

Country Status (4)

Country Link
US (6) US5798551A (ko)
JP (1) JPH09260510A (ko)
KR (1) KR100456050B1 (ko)
TW (1) TW332921B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838320B2 (en) * 2000-08-02 2005-01-04 Renesas Technology Corp. Method for manufacturing a semiconductor integrated circuit device
US5877051A (en) * 1997-08-22 1999-03-02 Micron Technology, Inc. Methods of reducing alpha particle inflicted damage to SRAM cells, methods of forming integrated circuitry, and methods of forming SRAM cells
JPH11145311A (ja) * 1997-11-13 1999-05-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100305922B1 (ko) * 1997-12-23 2001-12-17 윤종용 씨모오스스테이틱랜덤액세스메모리장치
JP4501164B2 (ja) 1998-05-01 2010-07-14 ソニー株式会社 半導体記憶装置
JP4308990B2 (ja) 1999-09-27 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP3386038B2 (ja) 2000-06-22 2003-03-10 セイコーエプソン株式会社 半導体記憶装置
US6900513B2 (en) 2001-01-22 2005-05-31 Nec Electronics Corporation Semiconductor memory device and manufacturing method thereof
KR100542525B1 (ko) * 2001-01-30 2006-01-11 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
JP3656592B2 (ja) 2001-03-26 2005-06-08 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
JP2002359299A (ja) 2001-03-26 2002-12-13 Seiko Epson Corp 半導体装置、メモリシステムおよび電子機器
JP3467699B2 (ja) 2001-03-26 2003-11-17 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
JP3666413B2 (ja) * 2001-05-24 2005-06-29 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
JP4083397B2 (ja) 2001-06-18 2008-04-30 株式会社ルネサステクノロジ 半導体集積回路装置
JP2004096065A (ja) * 2002-07-08 2004-03-25 Renesas Technology Corp 半導体記憶装置およびその製造方法
JP4729609B2 (ja) * 2002-07-31 2011-07-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20040069665A (ko) * 2003-01-30 2004-08-06 주식회사 하이닉스반도체 에스램 셀 및 그의 제조방법
US7355880B1 (en) * 2003-04-16 2008-04-08 Cypress Semiconductor Corporation Soft error resistant memory cell and method of manufacture
FR2884968B1 (fr) * 2005-04-20 2007-09-21 St Microelectronics Sa Circuit electronique integre a etat electrique stabilise
US7541234B2 (en) * 2005-11-03 2009-06-02 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit transistors by simultaneously removing a photoresist layer and a carbon-containing layer on different active areas
US7859112B2 (en) * 2006-01-13 2010-12-28 Micron Technology, Inc. Additional metal routing in semiconductor devices
JP5801541B2 (ja) * 2010-08-17 2015-10-28 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US8580675B2 (en) * 2011-03-02 2013-11-12 Texas Instruments Incorporated Two-track cross-connect in double-patterned structure using rectangular via
US8835996B2 (en) * 2011-12-28 2014-09-16 United Microelectronics Corporation Integrated circuit configuration having extension conductor structure and fabricating method thereof
KR102178732B1 (ko) 2013-12-20 2020-11-13 삼성전자주식회사 반도체 소자
US9431300B1 (en) * 2015-08-27 2016-08-30 Globalfoundries Inc. MOL architecture enabling ultra-regular cross couple
US10672775B2 (en) * 2018-05-25 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having strap cell

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130461A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Semiconductor memory storage
JPS5955054A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置の製造方法
JPS6166296A (ja) * 1984-09-07 1986-04-05 Nec Corp 相補型ｍｏｓメモリ装置
JPS6168295A (ja) 1984-09-12 1986-04-08 Brother Ind Ltd 多数回印字可能な熱転写シ−ト
JPH06101547B2 (ja) * 1985-05-13 1994-12-12 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5389677B1 (en) * 1986-12-23 1997-07-15 Tristrata Inc Method of treating wrinkles using glycalic acid
JPH0821682B2 (ja) * 1987-04-24 1996-03-04 株式会社日立製作所 半導体装置の製造方法
US5194749A (en) * 1987-11-30 1993-03-16 Hitachi, Ltd. Semiconductor integrated circuit device
EP0369336A3 (en) * 1988-11-14 1990-08-22 National Semiconductor Corporation Process for fabricating bipolar and cmos transistors on a common substrate
US5135882A (en) * 1989-07-31 1992-08-04 Micron Technology, Inc. Technique for forming high-value inter-nodal coupling resistance for rad-hard applications in a double-poly, salicide process using local interconnect
KR100199258B1 (ko) * 1990-02-09 1999-06-15 가나이 쓰도무 반도체집적회로장치
JPH04162668A (ja) * 1990-10-26 1992-06-08 Hitachi Ltd 半導体装置およびその製造方法
US5114879A (en) * 1990-11-30 1992-05-19 Texas Instruments Incorporated Method of forming a microelectronic contact
JPH04279056A (ja) * 1991-01-16 1992-10-05 Nec Yamagata Ltd 半導体装置
US5145799A (en) * 1991-01-30 1992-09-08 Texas Instruments Incorporated Stacked capacitor SRAM cell
JPH04279058A (ja) 1991-03-07 1992-10-05 Fujitsu Ltd マスタスライス型半導体回路のレイアウト方法
JPH04352467A (ja) * 1991-05-30 1992-12-07 Toshiba Corp Ｍｏｓ型半導体集積回路装置
US5298782A (en) * 1991-06-03 1994-03-29 Sgs-Thomson Microelectronics, Inc. Stacked CMOS SRAM cell with polysilicon transistor load
JPH06166296A (ja) 1991-10-07 1994-06-14 Okayama Ceramics Gijutsu Shinko Zaidan 鉄板製ライティングボード用イレーサー
US5298729A (en) * 1992-02-14 1994-03-29 Ncr Corporation Multiple depth of field optical scanner
JP3780003B2 (ja) * 1993-06-15 2006-05-31 株式会社ルネサステクノロジ 半導体集積回路装置
TW297158B (ko) * 1994-05-27 1997-02-01 Hitachi Ltd
US5661325A (en) * 1994-07-29 1997-08-26 Nkk Corporation SRAM structure
JPH08250605A (ja) * 1995-03-07 1996-09-27 Hitachi Ltd 半導体集積回路装置
JP3535615B2 (ja) 1995-07-18 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置
KR0177763B1 (ko) 1995-11-13 1999-04-15 김광호 비트라인 프리차아지회로

Also Published As

Publication number Publication date
US20030205766A1 (en) 2003-11-06
KR100456050B1 (ko) 2005-01-13
US20010050399A1 (en) 2001-12-13
US5798551A (en) 1998-08-25
US20040203199A1 (en) 2004-10-14
US6747324B2 (en) 2004-06-08
US20010001718A1 (en) 2001-05-24
US7075157B2 (en) 2006-07-11
TW332921B (en) 1998-06-01
JPH09260510A (ja) 1997-10-03
US6603178B2 (en) 2003-08-05
US6171892B1 (en) 2001-01-09
US6661063B2 (en) 2003-12-09

Similar Documents

Publication Publication Date Title
KR970060451A (ko) 반도체집적회로장치 및 그 제조방법
US5300814A (en) Semiconductor device having a semiconductor substrate with reduced step between memory cells
KR970008610A (ko) 반도체집적회로장치 및 그 제조방법
KR950034797A (ko) 반도체집적회로장치 및 그 제조방법
KR910016003A (ko) 반도체 집적회로 장치 및 그 형성방법
KR960006037A (ko) 적층 캐패시터를 가지는 반도체 메모리 소자 및 그 제조 방법
KR960030331A (ko) 다층배선의 형성방법
US5460995A (en) Fully CMOS-type SRAM device and method for fabricating the same
KR100267013B1 (ko) 반도체 장치 및 그의 제조 방법
GB2374705A (en) A static random access memory (SRAM) and manufacturing method thereof
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
US6479860B2 (en) Semiconductor memory device
KR100377082B1 (ko) 반도체 장치
JP2658844B2 (ja) 半導体記憶装置
US5241495A (en) Semiconductor memory
JP2969352B2 (ja) 半導体メモリ素子及びその製造方法
JP4579506B2 (ja) 半導体記憶装置
KR940008101A (ko) 반도체기억장치 및 그 제조방법
KR980000624A (ko) 반도체 집적회로장치 및 그 제조방법
JPH0590539A (ja) 半導体記憶装置
KR20000042406A (ko) 반도체 메모리 소자
JPH10178109A (ja) 半導体集積回路装置およびその製造方法
JPS60196967A (ja) ダイナミツクメモリセル
JP2663953B2 (ja) 半導体装置
KR0132763B1 (ko) 스태틱 랜덤 액세스 메모리 셀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee