KR910016003A - 반도체 집적회로 장치 및 그 형성방법 - Google Patents

반도체 집적회로 장치 및 그 형성방법 Download PDF

Info

Publication number
KR910016003A
KR910016003A KR1019910001844A KR910001844A KR910016003A KR 910016003 A KR910016003 A KR 910016003A KR 1019910001844 A KR1019910001844 A KR 1019910001844A KR 910001844 A KR910001844 A KR 910001844A KR 910016003 A KR910016003 A KR 910016003A
Authority
KR
South Korea
Prior art keywords
misfet
forming
integrated circuit
semiconductor integrated
circuit device
Prior art date
Application number
KR1019910001844A
Other languages
English (en)
Other versions
KR100199258B1 (ko
Inventor
슈지 이께다
사또시 메구로
소이찌로 하시바
이사무 구라모또
아쯔요시 고이께
가쯔로 사사끼
고이찌로 이시바시
도시아끼 야마나까
나오따까 하시모또
노부유끼 모리와끼
시게루 다까하시
아쯔시 히라이시
유따까 고바야시
세이고 유구따께
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2030453A external-priority patent/JP2749688B2/ja
Priority claimed from JP2030451A external-priority patent/JP2769011B2/ja
Priority claimed from JP2030454A external-priority patent/JP2749689B2/ja
Priority claimed from JP2030452A external-priority patent/JP2749687B2/ja
Priority claimed from JP2049312A external-priority patent/JPH03253071A/ja
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR910016003A publication Critical patent/KR910016003A/ko
Application granted granted Critical
Publication of KR100199258B1 publication Critical patent/KR100199258B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Abstract

내용 없음

Description

반도체 집적회로 장치 및 그 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예인 SRAM의 칩배치도, 제41도는 본 발명의 제2실시예의 회로의 결선도, 제43도는 본 발명의 제2실시예의 변형예를 도시한 도면.

Claims (68)

  1. 워드선으로 제어되는 전송용 MISFET 및 구동용 MISFET로 메모리셀이 구성된 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 구동용 M ISFET의 게이트전극, 전송용 MISFET의 게이트전극 및 상기 워드선의 각각의 다른 도전층으로 구성하고, 상기 구동용 MISFET, 전송용 MISFET의 각각을 서로 게이트 길이 방향으로 교차시켜서, 배치하고, 상기 워드선을 상기 구동용 MISFET의 게이트 전극의 게이트 길이방향으로 연장시키며, 또한 상기 구동용 MISFET의 게이트 전극의 일부에 교차시키는 반도체 집적회로장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 워드선은 다결정 규소막 및 그 상부에 마련된 고융점 금속규화막으로 형성된 복합막으로 구성되고, 상기 구동용 MISFET의 게이트 전극은 다결정 규소막의 단층막으로 구성되는 반도체 직접회로장치.
  3. 워드선으로 제어되는 2개의 전송용 MISFET로 메모리셀이 구성된 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 2개의 전송용 MISFET의 게이트 전극의 각각에 2개의 워드선의 각각을 접속하는 반도체 집적회로장치.
  4. 워드선으로 제어되는 2개의 전송용 MISFET 및 소스선에 접속되는 2개의 구동용 MISFET로 메모리셀이 구성된 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 2개의 전송용 MISFET의 게이트 전극의 각각에 서로 분리되며, 또한 동일방향으로 연장하는 2개의 워드선의 각각을 접속하고, 이 2개의 워드선으로 규정된 영역내에 상기 2개의 구동용 MISFET를 배치함과 동시에 상기 소스선을 배치하는 반도체 집적회로장치.
  5. 특허청구의 범위 제4항에 있어서, 상기 2개의 워드선, 소스선의 각각은 동일 도전층으로 구성되며, 또한 동일방향으로 연장시키는 반도체 집적회로장치.
  6. 워드선으로 제어되는 2개의 전송용 MISFET 및 2개의 구동용 MISFET로 메모리셀이 구성된 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 제1전송용 MISFET의 게이트 전극에 제1워드선을 접속함과 동시에 제2전송용 MISFET의 게이트 전극에 상기 제1워드선과 분리하며, 또한 동일방향으로 연장하는 제2워드선을 접속하고, 상기 제1워드선, 제2워드선의 각각의 사이에 상기 제1전송용 MISFET의 한쪽의 반도체 영역에 드레인영역이 접속된 제1구동용 MISFET 및 제1전송용 MISFET의 한쪽의 반도체 영역에 드레인영역이 접속된 제2구동용 MISFET를 배치하고, 상기 메모리 셀의 중심점에 대해서 제1전송용 MISFET 및 제1구동용 MISFET의 평면형상을 제2전송용 MISFET 및 제2구동용 MISFET의 평면형상의 점대칭으로 구성하는 반도체 집적회로장치.
  7. 특허청구의 범위 제6항에 있어서, 상기 제1 및 제2전송용 MISFET의 게이트폭 치수는 제1 및 제2구동용 MISFET의 게이트폭 치수에 비해서 작게 구성되는 반도체 집적회로장치.
  8. 전송용 MISFET 및 소스선이 접속된 구동용 MISFET로 메모리셀이 구성된 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 구동용 MISFET의 게이트전극, 상기 소스선의 각각을 다른 도전층으로 구성하고, 상기 소스선을 상기 구동용 MISFET의 게이트전극의 게이트 길이방향으로 연장시키며, 또한 이 구동용 MISFET의 게이트 전극의 일부에 교차시키는 반도체 집적회로장치.
  9. 메모리셀 어레이에 배열된 메모리셀이 워드선을 개재시켜서 디코더 회로에서 선택되는 SRAM을 갖는 반도체 집접회로 장치에 있어서, 디코더회로, 상기 디코더회로에 주워드선을 개재시켜서 접속되며, 또한 선택되는 상기 주워드선의 연장방향에 배치된 워드디코더회로, 상기 워드 디코더 회로에서 제1워드선을 개재시키고, 또는 제1부워드선, 제1워드선의 각각을 순차로 개재시켜서 접속되며, 또한 선택되는 메모리셀이 배열된 제1메모리셀 어레이 및 상기 워드디코더 회로에 상기 제1메모리셀 어레이 위를 제1워드선 또는 제1부 워드선과 동일방향으로 연장하는 제2부워드선, 제2워드선의 각각을 순차로 개재시켜서 접속되며, 또한 선택되는 메모리셀이 배열된 제2메모리셀 어레이를 포함하는 반도체 집적회로장치.
  10. 특허청구의 범위 제9항에 있어서, 상기 제1워드선 및 제2워드선은 동일 도전층으로 구성되고, 상기 주워드선, 제1부워드선 및 제2부워드선은 상기 제1워드선 및 제2워선과 다른 층의 동일 도전층으로 구성되며, 또한 제1워드드선 및 제2워드선에 비해서 비저항값이 작은 재료로 구성되는 반도체 집적회로장치.
  11. 제1방향으로 연장되는 워드선 및 소스선과 상기 제1방향과 교차하는 제2방향으로 연장하는 상보성 데이타선과의 교차영역에 메모리셀이 배치되는SRAM을 갖는 반도체 직접회로장치에 있어서, 상기 소스선을 상기 워드선과 동일 도전층으로 구성하고, 상기 상보성 데이타선의 각각의 데이타선을 상기 워드선 및 소스선과 다른 층의 동일 도전층으로 구성하고, 상기 워드선 및 소스선과 상기 상보성 데이타선 사이의 동일 도전층에 상기 워드선 및 소스선과 동일한 제1방향으로 연장하는 디바이드워드라인 방식의 사용으로 사용되는 주워드선 및 이중워드라인 방식의 사용으로 사용되는 부워드선의 2개의 워드선을 포함하는 반도체 집적회로장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 주워드선, 부워드선의 각각은 스퍼티법으로 퇴적한 고융점 금속막으로 구성하고, 상기 주워드선 및 부워드선의 각각의 바닥의 층간절연막은 글라스플로우로 평탄화처리가 실시된 산화규소막으로 구성하는 반도체 집적회로장치.
  13. 메모리셀은 제1 및 제2워드선이 연장하는 방향으로 배열된 인접하는 다른 제1메모리셀 사이의 상기 제1 및 제2워드선과 교차하는 제1축을 중심으로 상기 제1메로리셀의 평면현상에 선대칭의 평면형상으로 구성되고, 상기 메모리셀은 상기 제1 및 제2워드선이 연장하는 방향과 교차하는 방향으로 배열된 인접하는 다른 제2메모리셀 사이의 상기 제1 및 제2워드선과 평행한 제2축을 중심으로 상기 제2메모리셀의 평면현상에 선대칭의 평면형상으로 구성하는 반도체 집적회로장치.
  14. 메모리셀의 제1전송용 MISFET의 한쪽의 반도체 영역에 상보성 데이타선의 한쪽이 접속되고, 제2전송용 MISFET의 한쪽의 반도체 영역에 상보성 데이타선의 다른쪽끝이 접속되고, 제1워드선에 따라 상기 제1전송용 MISFET의 한쪽의 반도체 영역과 상보성 데이타선의 한쪽의 접속부를 우회하며, 또한 상기 제2전소용 MISFET의 다른쪽의 반도체 영역에 제1부하용 MISFET를 거쳐서 접속하는 제1전원 배선을 연장하고, 상기 제2워드선에 따라 상기 제2전송용 MISFET의 한쪽의 반도체 영역과 상보성 데이타선의 다른쪽과의 접속부를 상기 제1전원 배선과 동일한 방향으로 우회하며, 또한 상기 제1전송용 MISFET의 다른쪽의 반도체 영역에 제2부하용 MISFET를 거쳐서 접속하는 제2전원 배선을 연장하는 반도체 집적회로장치.
  15. 특허청구의 범위 제14항에 있어서, 상기 제1전원배선, 제2전원 배선은 각각은 상기 제1축에 대해서 선대칭으로 구성되고, 상기 제2축에 대해서 비선대칭으로 구성되는 반도체 집적회로장치.
  16. 특허청구의 범위 제15항에 있어서, 상기 메모리셀의 제1 및 제2부하용 MISFET의 게이트 전극의 평면형상은 상기 제1축에 대해서 선대칭으로 구성되고, 상기 제2축에 대해서 비선대칭으로 구성되는 반도체 집적회로장치.
  17. 전송용 MISFET 및 구동용 MISFET로 메모리셀이 구성되는 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 전송용 MISFET의 게이트 전극을 상기 구동용 MISFET의 게이트 전극의 상층에 그것에 비해서 두꺼운 막두께로 구성되는 반도체 집적회로장치.
  18. 전송용 MISFET 및 구동용 MISFET로 구성되는 메모리셀이 워드선, 데이타선의 각각에 접속되는 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 전송용 MISFET의 게이트전극, 상기 워드선의 각각을 동일층으로, 또한 상기 구동용 MISFET의 게이트 전극의 상층에 그것에 비해서 두꺼운 막두께로 구성하는 반도체 집적회로장치.
  19. 특허청구의 범위 제18항에 있어서, 상기 구동용 MISFET의 게이트 전극은 다결정규소막을 단층구조로 구성하고, 상기 전송용 MISFET의 게이트전극은 다결정규소막 및 그 상부에 마련된 고융점 금속규화막으로 형성된 적층구조로 구성하는 반도체 집적회로장치.
  20. 전송용 MISFET 및 구동용 MISFET로 구성되는 메모리셀이 워드선, 데이타선, 소스선의 각각에 접속되는 SRAM을 갖는 반도체 집적회로 장치에 잇어서, 상기 메모리셀의 전송용 MISFET의 게이트전극, 상기 워드선, 상기 소스선의 각각을 동일층으로, 또한 상기 구동용 MISFET의 게이트 전극과 다른 층에 그것에 비해 비저항값이 작은 도전층으로 구성하는 반도체 집적회로장치.
  21. 전송용 MISFET 및 구동용 MISFET로 구성되는 메모리셀이 구성되는 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 전송용 MISFET를 LDD 구조로 구성하고, 상기 구동용 MISFET를 이중드레인 구조로 구성하는 반도체 집적회로장치.
  22. 특허청구의 범위 제21항에 있어서, 상기 메모리셀의 LDD 구조의 전송용 MISFET는 낮은 농도의 반도체 영역의 게이트 전극끝에서 채널형성 영역층으로의 확산량을 0.05㎛ 이상에서 단채널 효과가 발생하지 않을때까지의 범위로 설정하는 반도체 집적회로장치.
  23. 2개의 구동용 MISFET 및 2개의 부하용 MISFET로 메모리셀이 구성되는 SRAM을 갖는 반도체 집적회로장치에 있어서, 상기 메모리셀의 한쪽의 구동용 MISFET의 상부에 이 한쪽의 구동용 MISFET의 제1게이트전극, 한쪽의 부하용 MISFET의 제2게이트 전극이 각각을 대향시켜 한쪽의 부하용 MISFET를 마련하고, 이 한쪽의 부하용 MISFET의 드레인영역을 한쪽의 또는 다른쪽 부하용 MISFET의 제2게이트 전극과 동일 도전층으로 형성된 중간도전층을 개재키셔 다른쪽의 구동용 MISFET의 드레인 영역에 접속하는 반도체 집적회로장치.
  24. 특허청구의 범위 제23항에 있어서, 상기 메모리셀의 부하용 MISFET의 드레인 영역측은 오프셋 구조로 구성되는 반도체 집적회로장치.
  25. CVD 법으로 퇴적한 규소막으로 채널형성영역, 소스영역 및 드레인영역을 형성한 부하용 MISFET로 메모리셀을 구성하는 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 부하용 MISFET의 채널형성영역에 채널도전형과 반대도전형의 불순물을 도입한 반도체 집적회로장치.
  26. 메모리셀의 전송용 MISFET의 상부에 상기 전송용 MISFET의 한쪽의 반도체 영역에 접속되는 상보성 데이타선이 연장되는 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 한쪽의 전송용 MISFET의 한쪽의 반도체영역에 중간도전층을 개재시키고, 다른쪽의 전송용 MISFET의 상부를 연장하는 상보성 데이타선의 한쪽의 데이타선을 접속함과 동시에 상기 다른쪽의 전송용 MISFET의 한쪽의 반도체 영역에 중간도전층을 개재시키고 한쪽의 전송용 MISFET의 상부를 연장하는 상보성 데이타선의 다른쪽의 데이타선을 접속하는 반도체 집적회로장치.
  27. 특허청구의 범위 제26항에 있어서, 상기 상보성 데이타선은 알루미늄 또는 알루미늄 합금 또는 장벽성 금속과 알루미늄합금의 적층구조로 구성되고, 상기 중간도전층을 고융점 금속막으로 구성하는 반도체 집적회로장치.
  28. 전송용 MISFET 및 구동용 MISFET로 메모리셀이 구성되는 SRAM을 갖는 반도체 집적회로 장치에 있어서, 기판의 구동용 MISFET의 형성영역의 주면부에 게이트 절연막을 개재시켜서 제1게이트 전극을 형성하는 공정, 상기 기판의 구동용 MISFET의 형성영역의 주면부에 상기 기판과 반대도전형의 확산속도가 다른 2종류의 불순물을 상기 제1게이트 전극에 대해서 자기정합으로 도입하고, 이중드레인 구조의 구동용 MISFET를 형성하는 공정, 상기 기판의 전송용 MISFET의 형성영역의 주면부에 게이트절연막을 개재시켜서 제2게이트 전극을 형성하는 공정, 상기 기판의 전송용 MISFET의 형성영역은 주면부에 상기 기판과 반대도전형의 저 농도의 불순물을 상기 제2게이트 전극에 대해서 자기정합으로 도입하는 공정, 상기 제2게이트 전극의 측벽에 그것에 대해서 자기정합으로 사이드월 스페이서를 형성하는 공정 및 상기 기판의 전송용 MISFET의 형성영역의 주면부에 상기 기판과 반대도전형의 고 농도의 불순물을 상기 사이드월 스페이서에 대해서 자기정합으로 도입하여 LDD 구조의 전송용 MISFET를 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  29. 특허청구의 범위 제28항에 있어서, 상기 구동용 MISFET의 이중드레인 구조의소스영역에는 상기 전송용 MISFET의 제2게이트 전극과 동일제조 공정에서 형성된 소스선이 접속되는 반도체 반도체 집적회로 장치의 형성방법.
  30. 특허정구의 범위 제28항에 있어서, 상기 이중드레인 구조의 구동용 MISFET를 형성하는 공정은 상기 제1게이트 전극을 형성한 후에 상기 제1게이트 전극의 측벽에 그것에 대해서 자기정합으로 사이드월 스페이서를 형성하고, 그후 상기 확산속도가 다른 2종류의 불순물을 상기 제1게이트 전극에 대해서 자기정합으로 도입하는 공정인 반도체 집적회로 장치의 형성방법.
  31. 특허청구의 범위 제30항에 있어서, 상기 LDD 구조의 전송용 MISFET를 형성하는 공정은 상기 제2게이트 전극을 형성한 후 상기 저농도의 불순물을 도입하고, 이 도입된 불순물에 신장확산을 실시하는 어닐을 실행한후, 상기 사이드월 스페이서를 형성하고, 그후 상기 고농도의 불순물을 도입하는 공정인 반도체 집적회로 장치의 형성방법.
  32. 워드선으로 제어되는 전송용 MISFET 및 소스선에 접속된 구동용 MISFET로 메모리셀이 구성된 SRAM을 갖는 반도체 집적회로 장치의 형성방법에 있어서, 상기 메모리셀의 구동용 MISFET의 제1게이트 전극을 형성하는 공정 및 이 제1게이트 전극의 상층에 메모리셀의 전송용 MISFET의 제2게이트 전극을 형성함과 동시에 이 제2게이트 전극과 동일 층으로 워드선 및 소스선을 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  33. 구동용 MISFET의 게이트 전극을 제1전극으로 하고, 이 제1전극위에 유전체막을 개재시켜서 정보축적 노드에 접속된 제2전극을 마련한 용량소자가 메모리셀에 배치되는 SRAM을 갖는 반도체 집적회로 장치의 형성방법에 있어서, 상기 제1전극 또는 제2전극을 CVD 법으로 퇴적하며, 또한 이 퇴적중에 저항값을 저감하는 불순물을 도입한 다결정 규소막으로 형성하는 반도체 집적회로 장치의 형성방법.
  34. 구동용 MISFET의 게이트 전극을 제1전극으로 하고, 이 제1전극위에 유전체막을 개재시켜서 정보축적 노드에 접속된 제2전극을 마련한 용량소자가 메모리셀에 배치되는 SRAM을 갖는 반도체 집적회로 장치의 형성방법에 있어서, 상기 제1전극 또는 제2전극을 디실란을 가스원으로 하는 CVD 법에 의해 퇴적된 다결정 규소막으로 형성하는 반도체 집적회로 장치의 형성방법.
  35. 구동용 MISFET의 게이트 전극을 제1전극으로 하고, 이 제1전극위에 유전체막을 개재시켜서 정보축적 노드에 접속된 제2전극을 마련한 용량소자가 메모리셀에 배치되는 SRAM을 갖는 반도체 집적회로 장치의 형성방법에 있어서, CVD법에 의해 퇴적된 다결정 규소막으로 상기 제1전극을 형성하는 공정 및 이 제1전극위에 CVD법으로 퇴적한 산화규소막으로유전체막을 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  36. 특허청구의 범위 제35항에 있어서, 상기 제1전극 또는 제2전극은 CVD 법으로 퇴적되며, 또한 이 퇴적중에 저항값을 저감하는 불순물을 도입한 다결정 규소막, 또는 디실란을 가스원으로 하는 CVD 법으로 퇴적된 다결정 규소막으로 형성하는 반도체 집적회로 장치의 형성방법.
  37. 전송용 MISFET의 한쪽의 반도체영역에 제1구동용 MISFET의 한쪽의 반도체 영역 및 제2구동용 MISFET의 게이트 전극이 접속되고, 상기 제1구동용 MISFET의 게이트전극에 제1전극, 제1구동용 MISFET의 한쪽의 반도체 영역에 제2전극의 각각을 접속한 용량소자가 메모리셀로 구성된 SRAM을 갖는 반도체 집적회로 장치의 형성방법에 있어서, 상기 제1구동용 MISFET 및 제2구동용 MISFET를 형성함과 동시에 상기 제1구동용 MISFET의 게이트 전극으로 용량소자의 제1전극을 형성하는 공정, 상기 제1구동용 MISFET의 한쪽의 반도체 영역에 한쪽의 반도체 영역이 접속된 전송용 MISFET를 형성하는 공정 및 상기 용량소자의 제1전극위에 유전체막을 개재시켜서 용량소자의 제2전극을 형성함과 동시에 상기 제2전극의 일부로 상기 전송용 MISFET의 한쪽의 반도체영역과 제2구동용 MISFET으 게이트 전극을 접속하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  38. 특허청구의 범위 제37항에 있어서, 상기 용량소자의 제1전극 또는 제2전극은 디실란을 가스원으로 하는 CVD 법으로 퇴적된 다결정 규소막, 또는 CVD 법에 의해 퇴적되며, 또한 이 퇴적중에 저항값을 저감하는 불순물을 도입한 다결정규소막으로 형성하는 반도체 집적회로 장치의 형성방법.
  39. 메모리셀의 전송용 MISFET의 게이트 전극에 워드선이 일체로 구성된 SRAM을 갖는 반도체 집적회로 장치의 형성방법에 있어서, 기판의 상기 메모리셀의 전송용 MISFET의 형성영역의 주면위에 게이트 절연막을 형성하는 공정, 상기 게이트 절연막위를 포함하는 기판 전면에 CVD법으로 퇴적되며, 또한 상기 퇴적중에 저항값을 저감하는 불순물이 도입된 다결정규소막을 형성하는 공정, 상기 다결정규소막위를 포함하는 기판전면에 고융점 금속규소막을 퇴적하는 공정 및 상기 고융점 금속화막, 상기 다결정 규소막의 각각에 패터닝을 실시하고, 남은 다결정규소막 및 고융점 금속규화막으로 상기 게이트 절연막위에 상기 전송용 MISFET의 게이트 전극 및 그것에 일체로 접속된 워드선을 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  40. 특허청구 범위 제39항에 있어서, 상기 전송용 MISFET의 게이트전극 및 그것에 접속된 워드선의 하층의 다결정규소막은 디실란을 가스원으로 하는 CVD 법으로 퇴적하는 반도체 집적회로 장치의 형성방법.
  41. 특허청구 범위 제40항에 있어서, 상기 전송용 MISFET의 게이트전극 및 그것에 접속된 워드선의 하층의 다결정규소막은 5nm이상 100nm 이하의 막두께로 형성되는 반도체 집적회로 장치의 형성방법.
  42. 전송용 MISFET 및 소스영역이 소스선에 접속된 구동용 MISFET로 메모리셀이 구성된 SRAM을 갖는 반도체 집적회로 장치의 형성방법에 있어서, 기판의 구동용 MISFET의 형성영역의 주면위에 제1게이트 전극을 형성함과 동시에 그 주면부에 소스영역 및 드레인 영역을 형성하여 구동용 MISFET를 형성하는 공정, 기판의 전송용 MISFET의 형성영역의 주면위에 게이트 절연막을 형성하는 공정, 상기 게이트 절연막위를 포함하는 기판전면에 규소막을 퇴적하는 공정, 상기 구동용 MISFET의 소스영역 위에 상기 규소막, 그 하층의 절연막의 각각을 순차로 제거하고, 접속구멍을 형성하는 공정, 상기 규소막위를 포함하는 기판전면에 또 상기 접속구멍을 통해서 구동용 MISFET의 소스영역에 접속되는 고융점 금속규화막을 형성하는 공정 및 상기 고융점 금속규화막, 규소막의 각각에 순차로 패티닝을 실시하고, 상기 게이트절연막위에 규소막 및 고융점 금속규화막으로 형성된 제2게이트 전극을 형성함과 동시에 구동용 MISFET의 소스영역에 접속된 소스선을 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  43. 전송용 MISFET 및 구동용 MISFET로 메로리셀이 구성되는 SRAM을 갖는 반도체 집적회로 장치의 형성방법에 있어서, 기판의 구동용 MISFET의 형성영역의 주면위에 제1게이트 절연막을 형성하는 공정, 상기 제1게이트 절연막위를 포함하는 기판전면에 규소막, 내산화마스크로써의 제1절연막, 제2절연막, 각각을 순차형성하는 공정, 제2, 제1절연막, 규소막의 각각에 동일 패턴으로 순차로 패티닝을 실시하고, 상기 규소막으로 구동용 MISFET의 제1게이트 전극을 형성하는 공정, 상기 제1게이트 전극의 측벽에 사이드월 스페이서를 형성하는 공정, 기판의 전송용 MISFET의 형성영역의 주면위에 열산화법에 의해 제2게이트 절연막을 형성하는 공정, 상기 제2의 게이트 절연막위에 전송용 MISFET의 제2게이트 전극을 형성하는 공정 및 기판전면에 에칭처리를 실시하여 상기 제1게이트 전극위로 제2, 제1절연막의 각각을 순차로 제거하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  44. 특허청구의 범위 제43항에 있어서, 상기 구동용 MISFET의 제1게이트 전극은 용량소자의 제1전극으로써 사용되고, 상기 제1, 제2절연막의 각각이 제거된 제1게이트 전극위에는 유전체막을 개재시켜서 용량소자의 제2전극이 형성되는 반도체 집적회로 장치의 형성방법.
  45. 전송용 MISFET의 한쪽의 반도체 영역에 구동용 MISFET의 게이트전극이 접속된 메모리셀로 구성된 SRAM 갖는 반도체 집적회로 장치의 형성방법에 있어서, 기판의 상기 구동용 MISFET의 형성영역의 주면위에 제1게이트전극 및 그상부에 제1절연막을 형성하는 공정, 기판의 상기 전송용 MISFET의 형성 영역의 주면위에 제2게이트전극 및 그 상부에 상기 제1절연막에 비해서 두꺼운 막두께의 제2절연막을 형성함과 동시에 상기 전송용 MISFET의 형성영역의 주면부에 상기 한쪽의 반도체영역을 형성하는 공정, 상기 구동용 MISFET의 제1게이트 전극위의 제1절연막의 일부를 제거함과 동시에 전송용 MISFET의 한쪽의 반도체 영역의 적어도 일부의 표면을 노출하는 접속구멍을 형성하는 공정 및 상기 접속구멍을 통해서 상기 전송용 MISFET의 한쪽의 반도체영역, 구동용 MISFET의 제1게이트전극의 각각을 상기 제1및 제2게이트 전극보다도 상층에 형성된 도전층으로 접속하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  46. 전송용 MISFET의 한쪽의 반도체 영역에 구동용 MISFET의 게이트전극이 접속된 메모리셀로 구성하고, 상기 메모리셀의 전송용 MISFET의 다른쪽의 반도체영역에 데이타선이 접속된 SRAM 갖는 반도체 집적회로 장치의 형성방법에 있어서, 기판의 상기 구동용 MISFET의 형성영역의 주면위에 제1게이트전극을 형성하는 공정, 기판의 상기 전송용 MISFET의 형성 영역의 주면위에 상기 제1게이트전극보다도 상층의 제2게이트전극을 형성함과 동시에 상기 전송용 MISFET의 형성영역의 주면부에 상기 한쪽의 반도체영역 및 다른쪽의 반도체영역을 형성하는 공정, 상기 전송용 MISFET의 한쪽의 반도체영역, 구동용 MISFET의 제1게이트 전극의 각각을 상기 제1및 제2게이트 전극보다도 상층에 형성된 도전층으로 접속함과 동시에 상기 도전층과 동일층으로 전송용 MISFET의 다른쪽의 반도체 영역위에 중간도층을 형성하는 공정 및 상기 중간도전층을 개재시켜서 상기 전송용 MISFET의 다른쪽의 반도체영역에 데이타선을 접속하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  47. 구동용 MISFET의 부하용 MISFET로 메모리셀이 구성된 SRAM을 갖는 반도체 집적회로 장치의 형성방법에 있어서, 기판의 상기 메모리셀의 구동용 MISFET의 형성영역의 주면에 상기 구동용 MISFET의 제1게이트전극, 소스영역 및 드레인영역을 형성하는 공정, 상기 구동용 MISFET의 제1게이트 전극위에 유전체막을 개재시켜서 상기 부하용 MISFET의 제2게이트 전극을 형성함과 동시에 상기 제2게이트 전극을 상기 구동용 MISFET의 드레인 영역에 접속하는 공정 및 상기 부하용 MISFET의 제2게이트 전극위에 게이트 절연막을 개재시켜서 상기 부하용 MISFET의 채널형성영역, 소스영역 및 드레인영역을 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  48. 특허청구의 범위 제47항에 있어서, 상기 부하용 MISFET의 제2게이트 전극은 디실란을 가스원으로 하는 CVD법으로 퇴적된 다결정규소막, 또는 CVD 법으로 퇴적되며, 또한 상기 퇴적중에 저항값을 저감하는 불순물을 도입한 다결정규소막으로 형성하는 반도체 집적회로 장치의 형성방법.
  49. 특허청구의 범위 제48항에 있어서, 상기 부하용 MISFET의 채널형성 영역은 5nm 이상 50nm 이하의 막두께로 형성하는 반도체 집적회로 장치의 형성방법.
  50. 특허청구 범위 제49항에 있어서, 상기 부하용 MISFET의 게이트 절연막은 CVD법으로 퇴적된 산화규소막으로 형성하는 반도체 집적회로 장치의 형성방법.
  51. 특허청구의 범위 제49항에 있어서, 상기 부하용 MISFET의 게이트 절연막의 막두께는 10nm 이상 50nm 이하로 형성되는 반도체 집적회로 장치의 형성방법.
  52. 하층 배선의 상층에 층간절연막을 개재시켜서 상층 배선을 형성하는 다층 배선구조를 갖는 반도체 집적회로 장치의 형성방법에 있어서, 기판상에 하층배선인 제1배선, 제2배선의 각각을 소정간격 분리시켜서 형성하는 공정, 상기 하층배선 위를 포함하는 기판전면에 테트라에 콕시실란가스를 가스원으로 하는 플라즈마 CVD법을 사용하여 상기 하층 배선의 제1배선과 제2배선의 분리치수의 1/2 이상의 막두께의 제1산화규소막을 퇴적하는 공정, 상기 제1산화규소막위를 포함하는 기판전면에 SOG법으로 제2산화규소막을 도포하고, 그후 제2산화규소막을 베이크하는 공정, 상기 제2산화규소막의 전면에 에칭을 실시하고, 상기 하층 배선의 제1배선위 및 제2배선위의 제2산화규소막을 제거함과 동시에 그 이외의 영역의 제2산화막을 남기는 공정, 상기 남긴 제2산화규소막을 포함하는 기판전면에 CVD법으로 제3산화규소막을 퇴적하는 공정 및 상기 제1, 제2 및 제3산화규소막의 제1배선위 또는 제2배선위를 제거하고 접속구멍을 형성하는 공정 및 상기 제3산화규소막에 상기 접속구멍을 통해서 제1배선 또는 제2배선에 접속되는 상층 배선을 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  53. 기판의 비활성 영역에 형성된 소자분리절연막으로 주위를 규정한 활성영역내의 주면에 전송용 MISFET 및 구동용 MISFET로 메모리셀이 구성되는 SRAM을 갖는 반도체 직접회로 장치의 형성방법에 있어서, 기판의 활성영역의 형성영역의 주면위에 서로 분리되며, 또한 규칙적으로 평면형상이 링현상으로 형성된 산화마스크를 다수개 배열하는 공정 및 상기 산화마스크를 사용하여 상기 기판의 비활성영역의 주면위에 선택산화법으로 소자분리 절연막을 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  54. 특허청구의 범위 제53항에 있어서, 상기 산화마스크는 기판의 활성영역의 형성영역의 주면위에 서로 분리되며, 또한 제1방향에 동일 피치로 다수개의 열형상으로 배열됨과 동시에 상기 배열의 상기 제1방향과 교차하는 제2방향의 다음단의 열에 서로 분리되며, 또한 제1방향에 동일 피치로, 또 상기 앞단의 배열에 대해서 1/2피치 어긋나게 해서 다수개의 열형상으로 배열되는 반도체 집적회로 장치의 형성방법.
  55. 특허청구의 범위 제54항에 있어서, 상기 메모리셀은 2개의 전송용 MISFET 및 2개의 구동용 MISFET로 구성되고, 상기 산화마스크의 링 형상은 제1방향으로인접하는 2개의 메모리셀 및 상기 2개의 메모리셀과 제2방향으로 인접하는 2개의 메모리셀, 합계4개의 메모리셀에서 각각 1개의 전송용 MISFET 및 1개의 구동용 MISFET, 합계 4개의 전송용 MISFET, 4개의 구동용 MISFET의 각각을 직렬로 접속한 형상으로 형성되는 반도체 집적회로 장치의 형성방법.
  56. 특허청구의 범위 제55항에 있어서, 상기 규칙적으로 배열되는 산화마스크중, 메모리셀 어레이의 종단에 배열되는 산화마스크는 배치룰에 따라 형성된 상기 링형상의 일부분으로 형성되고, 상기 종단에 배열된 산화마스크는 링형상의 패턴이 연장하는 방향의 비활성영역과의 경계영역을 적어도 버어드비크에 해당하는 치수보다도 크게 형성하는 반도체 집적회로 장치의 형성방법.
  57. 외부단자와 MISFET로 형성되는 입출력단 회로 사이에 MISFET로 형성되는 정전기파괴 방지회로를 배치하고, 메모리셀을 구동용 MISFET 및 전송용 MISFET로 구성하는 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 전송용 MISFET를 LDD 구조로 구성함과 동시에 상기 구동용 MISFET를 이중드레인 구조로 구성하고, 상기 정전기파괴 방지회로의 MISFET의 상기 외부단자에 직접 접속되는 드레인영역, 또는 입출력단 회로의 MISFET의 상기 외부단자에 직접 접속되는 드레인영역을 이중드레인 구조로 구성하는 반도체 집적회로 장치.
  58. 외부단자와 MISFET로 형성되는 입출력단 회로 사이에 MISFET로 형성되는 정전기파괴 방지회로를 배치하고, 메모리셀을 구동용 MISFET 및 전송용 MISFET로 구성하는 SRAM을 갖는 반도체 집적회로 장치의 형성방법에 있어서, 상기 메모리셀의 구동용 MISFET, 상기 정전기파괴 방지회로의 상기 외부단자에 직접 접속되는 드레인영역을 갖는 MISFET 또는 입출력단 회로의 상기 외부단자에 직접 접속되는 드레인 영역을 갖는 MISFET의 각각을 형성하는 공정 및 상기 메모리셀의 전송용 MISFET를 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  59. 워드선으로 제어되는 전송용 MISFET 및 구동용 MISFET로 메모리셀이 구성되고, 상기 메모리셀의 정보의 라이트동작, 정보의 유지동작, 정보의 리드동작을 제어하는 주변회로를 MISFET로 구성하는 SRAM을 갖는 반도체 집접회로 장치에 있어서, 상기 전송용 MISFET의 게이트전극 및 그것에 접속되는 워드선을 상기 구동용 MISFET의 게이트 전극에 비해서 비저항값이 작은 재료로 구성하고, 상기 회로의 MISFET의 게이트 전극을 상기 전송용 MISFET의 게이트전극과 동일 도전층으로 구성하는 반도체 집적회로 장치.
  60. 특허청구의 범위 제59항에 있어서, 상기 메모리셀의 전송용 MISFET, 주변회로의 MISFET의 작각의 LDD 구조로 구성하고, 상기 메모리셀의 구동용 MISFET는 이중드레인 구조로 구성하는 반도체 집적회로 장치.
  61. 워드선으로 제어되는 전송용 MISFET 및 구동용 MISFET로 메모리셀이 구성되고, 상기 메모리셀의 정보의 라이트동작, 정보의 유지동작, 정보의 리드동작을 제어하는 주변회로를 MISFET로 구성하는 SRAM을 갖는 반도체 집적회로 장치에 있어서, 상기 메모리셀의 구동용 MISFET를 형성하는 공정 및 상기 메모리셀의 전송용 MISFET를 형성함과 동시에 주변회로의 MISFET를 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  62. 메모리셀에 전원을 공급하는 제1전원 배선이 메모리셀 어레이의 주변부분에서 제1전원 배선의 상층에 층간 절연막을 개재시켜서 마련된 제2전원 배선에 접속되는 SRAM을 갖는 반도체 집적회로 장치에 있어서, 기판상의 상기 메모리셀 어레이의 주변부분에 반도체 영역 또는 도전층을 형성하는 공정, 상기 반도체영역 또는 도전층위를 포함하는 기판전면에 제1층간 절연막을 형성하는 공정, 상기 제1층간 절연막의 상기 반도체 영역 또는 도전층의 일부의 영역위를 제거하고 제1접속구멍을 형성하는 공정, 상기 제1층간 절연막위에 상기 제1접속구멍을 통해서 반도체영역 또는 도전층의 일부의 영역에 접속되는 제1전원 배선을 형성하는 공정, 상기 제1전원 배선위를 포함하는 기판전면에 제2층간 절연막을 형성하는 공정, 상기 제2층간 절연막 및 상기 제1층간 절연막의 상기 반도체영역 또는 도전층의 다른부의 영역위를 제거하고 제2접속구멍을 형성하는 공정 및 상기 제2층간 절연막위에 상기 제2접속구멍을 통해서 반도체영역 또는 도전층의 다른부의 영역에 접속되는 제2전원 배선을 형성하는 공정을 포함하는 반도체 집적회로 장치의 형성방법.
  63. 특허청구의 범위 제62항에 있어서, 상기 반도체영역을 형성하는 공정은 상기 메모리셀 어레이의 주변영역에 배치된 주변회로의 MISFET의 소스영역, 드레인영역의 각각을 형성하는 공정과 동일 제조공정에서 형성하는 반도체 집적회로 장치의 형성방법.
  64. 2개의 구동용 MOS 트랜지스터와 2개의 전송용 MOS 트랜지스터와 2개의 부하소자 및 축적노드에 의해 구성되는 플립플롭 회로형의 메모리셀을 갖는 반도체 집적회로 장치에 있어서, 상기 2개의 전송용 MOS 트랜지스터의 게이트 배선이 각각 다른 워드선에 접속된 메모리셀 어레이에서 각각 다르게 형성된 상기 워드선을 소정의 메모리셀마다 1개의 보드워드선에 접속한 반도체 집적회로 장치.
  65. 특허청구의 범위 제64항에 있어서, 상기 보조워드선은 상기 워드선보다 낮은 저항값으로 되는 배선재료를 사용하는 반도체 집적회로 장치.
  66. 특허청구의 범위 제65항에 있어서, 상기 반도체 집적회로 장치는 고속 액세스용의 스테이틱형 RAM 소자인 반도체 집적회로 장치.
  67. 특허청구의 범위 제65항에 있어서, 상기 반도체 집적회로 장치는 ECL RAM 소자인 반도체 집적회로 장치.
  68. 특허청구의 범위 제65항에 있어서, 상기 반도체 집적회로 장치는 TTL RAM 소자인 반도체 집적회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910001844A 1990-02-09 1991-02-04 반도체집적회로장치 KR100199258B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2030453A JP2749688B2 (ja) 1990-02-09 1990-02-09 半導体集積回路装置
JP2030451A JP2769011B2 (ja) 1990-02-09 1990-02-09 半導体集積回路装置
JP2030454A JP2749689B2 (ja) 1990-02-09 1990-02-09 半導体集積回路装置及びその製造方法
JP2-30451 1990-02-09
JP2-30453 1990-02-09
JP2030452A JP2749687B2 (ja) 1990-02-09 1990-02-09 半導体集積回路装置及びその製造方法
JP2-30454 1990-02-09
JP2-30452 1990-02-09
JP2-49312 1990-03-02
JP2049312A JPH03253071A (ja) 1990-03-02 1990-03-02 半導体集積回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002596A Division KR100201182B1 (ko) 1990-02-09 1996-02-03 반도체집적회로장치

Publications (2)

Publication Number Publication Date
KR910016003A true KR910016003A (ko) 1991-09-30
KR100199258B1 KR100199258B1 (ko) 1999-06-15

Family

ID=27521228

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1019910001844A KR100199258B1 (ko) 1990-02-09 1991-02-04 반도체집적회로장치
KR1019960002597A KR100199259B1 (en) 1990-02-09 1996-02-03 Fabrication method of semiconductor integrated circuit device
KR1019960002593A KR100201184B1 (en) 1990-02-09 1996-02-03 Semiconductor integrated circuit device
KR1019960002598A KR100199260B1 (en) 1990-02-09 1996-02-03 Semiconductor integrated circuit device and fabrication method of the same
KR1019960002594A KR100201181B1 (en) 1990-02-09 1996-02-03 Semiconductor integatrated circuit device
KR1019960002596A KR100201182B1 (ko) 1990-02-09 1996-02-03 반도체집적회로장치
KR1019960002595A KR100201183B1 (en) 1990-02-09 1996-02-03 Semiconductor integatrated circuit device and fabrication method of the same

Family Applications After (6)

Application Number Title Priority Date Filing Date
KR1019960002597A KR100199259B1 (en) 1990-02-09 1996-02-03 Fabrication method of semiconductor integrated circuit device
KR1019960002593A KR100201184B1 (en) 1990-02-09 1996-02-03 Semiconductor integrated circuit device
KR1019960002598A KR100199260B1 (en) 1990-02-09 1996-02-03 Semiconductor integrated circuit device and fabrication method of the same
KR1019960002594A KR100201181B1 (en) 1990-02-09 1996-02-03 Semiconductor integatrated circuit device
KR1019960002596A KR100201182B1 (ko) 1990-02-09 1996-02-03 반도체집적회로장치
KR1019960002595A KR100201183B1 (en) 1990-02-09 1996-02-03 Semiconductor integatrated circuit device and fabrication method of the same

Country Status (2)

Country Link
US (7) US5239196A (ko)
KR (7) KR100199258B1 (ko)

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0501884B1 (en) * 1991-03-01 1999-04-28 Fujitsu Limited Semiconductor memory device having thin film transistor and method of producing the same
US5521859A (en) * 1991-03-20 1996-05-28 Fujitsu Limited Semiconductor memory device having thin film transistor and method of producing the same
US5514615A (en) * 1991-03-20 1996-05-07 Fujitsu Limited Method of producing a semiconductor memory device having thin film transistor load
US5379251A (en) * 1992-05-15 1995-01-03 Sony Corporation Method and apparatus for static RAM
JP3086757B2 (ja) * 1992-09-28 2000-09-11 三菱電機株式会社 スタティックランダムアクセスメモリ
US5330929A (en) * 1992-10-05 1994-07-19 Motorola, Inc. Method of making a six transistor static random access memory cell
KR100305123B1 (ko) * 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JP3813638B2 (ja) 1993-01-14 2006-08-23 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US5508540A (en) * 1993-02-19 1996-04-16 Hitachi, Ltd. Semiconductor integrated circuit device and process of manufacturing the same
JPH0799254A (ja) * 1993-04-30 1995-04-11 Fujitsu Ltd 半導体装置とその製造方法
US5452246A (en) * 1993-06-02 1995-09-19 Fujitsu Limited Static semiconductor memory device adapted for stabilization of low-voltage operation and reduction in cell size
JP3285438B2 (ja) * 1993-10-29 2002-05-27 三菱電機株式会社 半導体記憶装置
JPH07142608A (ja) * 1993-11-22 1995-06-02 Hitachi Ltd 半導体集積回路装置
JP2601171B2 (ja) * 1993-12-17 1997-04-16 日本電気株式会社 スタティック型半導体記憶装置
JPH07176633A (ja) * 1993-12-20 1995-07-14 Nec Corp Ｃｍｏｓ型スタティックメモリ
TW297158B (ko) * 1994-05-27 1997-02-01 Hitachi Ltd
JP3570052B2 (ja) * 1995-01-19 2004-09-29 セイコーエプソン株式会社 半導体メモリ装置及びその製造方法
TW310470B (ko) * 1995-05-01 1997-07-11 Micron Technology Inc
JP3535615B2 (ja) 1995-07-18 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置
US5699292A (en) * 1996-01-04 1997-12-16 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5808941A (en) * 1996-01-04 1998-09-15 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5751630A (en) * 1996-08-29 1998-05-12 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
JPH09260510A (ja) * 1996-01-17 1997-10-03 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
KR100230740B1 (ko) * 1996-06-29 1999-11-15 김영환 에스램 및 그의 제조방법
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
JP2937137B2 (ja) * 1996-09-27 1999-08-23 日本電気株式会社 半導体装置の製造方法
JP3436462B2 (ja) * 1996-11-01 2003-08-11 三菱電機株式会社 半導体装置
US6642574B2 (en) 1997-10-07 2003-11-04 Hitachi, Ltd. Semiconductor memory device and manufacturing method thereof
US6214658B1 (en) * 1996-12-09 2001-04-10 Texas Instruments Incorporated Self-aligned contact structure and method
US6011746A (en) * 1997-02-06 2000-01-04 Hyundai Electronics America, Inc. Word line driver for semiconductor memories
US5875149A (en) * 1997-02-06 1999-02-23 Hyndai Electronics America Word line driver for semiconductor memories
US5895241A (en) * 1997-03-28 1999-04-20 Lu; Tao Cheng Method for fabricating a cell structure for mask ROM
US6838320B2 (en) * 2000-08-02 2005-01-04 Renesas Technology Corp. Method for manufacturing a semiconductor integrated circuit device
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JPH11135745A (ja) 1997-10-29 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
JPH11145397A (ja) * 1997-11-11 1999-05-28 Mitsubishi Electric Corp 半導体集積回路装置
US6430077B1 (en) 1997-12-12 2002-08-06 Saifun Semiconductors Ltd. Method for regulating read voltage level at the drain of a cell in a symmetric array
US6633496B2 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
US6633499B1 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Method for reducing voltage drops in symmetric array architectures
US6284316B1 (en) 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
JP3523521B2 (ja) * 1998-04-09 2004-04-26 松下電器産業株式会社 Ｍｏｓトランジスタ対装置
US6030871A (en) * 1998-05-05 2000-02-29 Saifun Semiconductors Ltd. Process for producing two bit ROM cell utilizing angled implant
JPH11354652A (ja) * 1998-06-09 1999-12-24 Mitsubishi Electric Corp 半導体装置
KR100265770B1 (ko) * 1998-06-12 2000-09-15 윤종용 워드라인 보다 짧은 비트라인을 갖는 에스램 셀
US6312997B1 (en) 1998-08-12 2001-11-06 Micron Technology, Inc. Low voltage high performance semiconductor devices and methods
US6191444B1 (en) 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6165918A (en) * 1999-05-06 2000-12-26 Integrated Device Technology, Inc. Method for forming gate oxides of different thicknesses
JP3911585B2 (ja) * 1999-05-18 2007-05-09 富士通株式会社 半導体装置およびその製造方法
US6579751B2 (en) * 1999-09-01 2003-06-17 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry
KR100319895B1 (ko) * 1999-12-03 2002-01-10 윤종용 완전 씨모스 에스램 셀
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
JP2001358233A (ja) * 2000-06-15 2001-12-26 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2002164442A (ja) * 2000-11-28 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6677805B2 (en) 2001-04-05 2004-01-13 Saifun Semiconductors Ltd. Charge pump stage with body effect minimization
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6774413B2 (en) * 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6680257B2 (en) * 2001-07-30 2004-01-20 Eon Silicon Devices, Inc. Alternative related to SAS in flash EEPROM
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US6885585B2 (en) * 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6897535B2 (en) * 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US7064034B2 (en) * 2002-07-02 2006-06-20 Sandisk Corporation Technique for fabricating logic elements using multiple gate layers
JP2004096065A (ja) * 2002-07-08 2004-03-25 Renesas Technology Corp 半導体記憶装置およびその製造方法
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
JP4343571B2 (ja) * 2002-07-31 2009-10-14 株式会社ルネサステクノロジ 半導体装置の製造方法
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7615822B1 (en) * 2002-12-23 2009-11-10 Volterra Semiconductor Corporation Diffused drain transistor
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
JP2004281631A (ja) * 2003-03-14 2004-10-07 Renesas Technology Corp 半導体装置の設計方法
US7220633B2 (en) * 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7074659B2 (en) * 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
JP4868710B2 (ja) * 2004-03-24 2012-02-01 富士通セミコンダクター株式会社 横型ｍｏｓトランジスタ
JP4470159B2 (ja) * 2004-06-03 2010-06-02 エルピーダメモリ株式会社 ペアトランジスタの配列を高密度とする半導体記憶装置
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7405443B1 (en) 2005-01-07 2008-07-29 Volterra Semiconductor Corporation Dual gate lateral double-diffused MOSFET (LDMOS) transistor
US7443303B2 (en) 2005-01-10 2008-10-28 Hill-Rom Services, Inc. System and method for managing workflow
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
EP1746645A3 (en) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
JP4364226B2 (ja) * 2006-09-21 2009-11-11 株式会社東芝 半導体集積回路
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP5627835B2 (ja) * 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US8278409B2 (en) * 2008-04-22 2012-10-02 Ethicon, Inc. Copolymers of epsilon-caprolactone and glycolide for melt blown nonwoven applications
EP2321748B1 (en) 2008-07-16 2017-10-04 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
CN101661362A (zh) * 2008-08-28 2010-03-03 比亚迪股份有限公司 一种多点触摸感应装置
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US9412700B2 (en) 2014-10-15 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing semiconductor device
US10497692B2 (en) 2017-08-29 2019-12-03 Globalfoundries Inc. SRAM structure with alternate gate pitches
CN110354691B (zh) * 2018-03-26 2020-12-18 京东方科技集团股份有限公司 气体筛选膜及其制造方法和面罩
KR20210052753A (ko) * 2019-10-31 2021-05-11 삼성전자주식회사 반도체 소자
US11557537B2 (en) * 2020-08-06 2023-01-17 Micron Technology, Inc. Reduced pitch memory subsystem for memory device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130463A (en) * 1981-02-06 1982-08-12 Toshiba Corp Semiconductor memory
US4890145A (en) * 1984-08-31 1989-12-26 Texas Instruments Incorporated dRAM cell and array
JPS6185858A (ja) * 1984-10-04 1986-05-01 Nec Corp 半導体記憶装置
US4679171A (en) * 1985-02-07 1987-07-07 Visic, Inc. MOS/CMOS memory cell
US4841481A (en) * 1985-10-25 1989-06-20 Hitachi, Ltd. Semiconductor memory device
EP0281711B1 (en) * 1987-01-28 1992-04-22 Advanced Micro Devices, Inc. Four-transistor (4t) static ram cells
US4951112A (en) * 1987-01-28 1990-08-21 Advanced Micro Devices, Inc. Triple-poly 4T static ram cell with two independent transistor gates
US4882299A (en) * 1987-07-16 1989-11-21 Texas Instruments Incorporated Deposition of polysilicon using a remote plasma and in situ generation of UV light.
US5194749A (en) * 1987-11-30 1993-03-16 Hitachi, Ltd. Semiconductor integrated circuit device
US4830974A (en) * 1988-01-11 1989-05-16 Atmel Corporation EPROM fabrication process
US4833096A (en) * 1988-01-19 1989-05-23 Atmel Corporation EEPROM fabrication process
US4859619A (en) * 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices
US5100819A (en) * 1988-07-15 1992-03-31 Texas Instruments Incorporated Method of making electrically programmable and erasable memory cells with field plate conductor defined drain regions
JP2509697B2 (ja) * 1989-04-28 1996-06-26 株式会社東芝 半導体装置およびその製造方法
US5198387A (en) * 1989-12-01 1993-03-30 Texas Instruments Incorporated Method and apparatus for in-situ doping of deposited silicon
JP2825585B2 (ja) * 1990-01-29 1998-11-18 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5104822A (en) * 1990-07-30 1992-04-14 Ramtron Corporation Method for creating self-aligned, non-patterned contact areas and stacked capacitors using the method

Also Published As

Publication number Publication date
US5731219A (en) 1998-03-24
US5652457A (en) 1997-07-29
KR100199260B1 (en) 1999-06-15
KR100201181B1 (en) 1999-06-15
KR100201184B1 (en) 1999-06-15
US5834851A (en) 1998-11-10
KR100201182B1 (ko) 1999-06-15
KR100199258B1 (ko) 1999-06-15
KR100199259B1 (en) 1999-06-15
KR100201183B1 (en) 1999-06-15
US5239196A (en) 1993-08-24
US5767554A (en) 1998-06-16
US5700704A (en) 1997-12-23
US5656836A (en) 1997-08-12

Similar Documents

Publication Publication Date Title
KR910016003A (ko) 반도체 집적회로 장치 및 그 형성방법
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
KR0120926B1 (ko) 반도체 집적회로 장치 및 그 제조방법
KR900015324A (ko) 반도체 집적회로 장치 및 그 제조방법과 그것을 생산하기 위한 장치
US4631705A (en) Semiconductor integrated circuit memory device
KR950010095A (ko) 반도체기억장치 및 그 제조방법(Semiconductor Memory Device and Manufacturing Method Thereof)
KR970060451A (ko) 반도체집적회로장치 및 그 제조방법
JPH0658947B2 (ja) 半導体メモリ装置の製法
JP2523488B2 (ja) 半導体記憶装置
US4131906A (en) Dynamic random access memory using MOS FETs and method for manufacturing same
EP0471535B1 (en) Semiconductor memory device
KR950012773A (ko) 불휘발성 반도체 기억 장치 및 그의 제조 방법
KR100204012B1 (ko) 고저항 부하형 스태틱램 셀 및 그 제조방법
US5049958A (en) Stacked capacitors for VLSI semiconductor devices
KR0161809B1 (ko) 적층형 박막 트랜지스터를 가진 반도체 메모리장치
KR0172510B1 (ko) 에스램 셀 및 그 제조방법
JPS60196967A (ja) ダイナミツクメモリセル
JPH05299611A (ja) 半導体集積回路装置の形成方法
JPH05299610A (ja) 半導体集積回路装置及びその形成方法
KR0131720B1 (ko) 반도체소자
JPH05326886A (ja) メモリ装置
JPH0325947B2 (ko)
KR940008101A (ko) 반도체기억장치 및 그 제조방법
JPH05218353A (ja) 半導体集積回路装置
JPH05267620A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 12

EXPY Expiration of term