KR950012773A - 불휘발성 반도체 기억 장치 및 그의 제조 방법 - Google Patents

불휘발성 반도체 기억 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR950012773A
KR950012773A KR1019940025504A KR19940025504A KR950012773A KR 950012773 A KR950012773 A KR 950012773A KR 1019940025504 A KR1019940025504 A KR 1019940025504A KR 19940025504 A KR19940025504 A KR 19940025504A KR 950012773 A KR950012773 A KR 950012773A
Authority
KR
South Korea
Prior art keywords
formation region
polycrystalline silicon
silicon film
gate
semiconductor memory
Prior art date
Application number
KR1019940025504A
Other languages
English (en)
Other versions
KR0169510B1 (ko
Inventor
다께시 오까자와
Original Assignee
가네꼬 히사시
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 니뽄 덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950012773A publication Critical patent/KR950012773A/ko
Application granted granted Critical
Publication of KR0169510B1 publication Critical patent/KR0169510B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

[목적] 블럭 선택용 트랜지스터를 갖는 불휘발성 반도체 기억 장치에 있어서, 제조 공정수를 증가시키지 않으면서 선택 게이트와 부유 게이트의 접속에 필요한 콘택트 홀에 의한 선택 게이트 면적의 증가도 증가시키지 않는 선택용 트랜지스터의 구조.
[구성] 블럭 선택용 트랜지스터 STa1, STa2의 구조를 메모리 셀 M11a 내지 M14a와 동일구조로 하고 그리고 이들 트랜지스터의 소스 및 드레인은 저농도와 고농도의 불순물 확산층을 갖는 LDD 구조로 한다. 그 결과 공정수의 증가를 피할 수 있고 부유 게이트 전극을 접속한(메모리 셀과 닯은) 구조의 트랜지스터를 사용하는 경우처럼 접속을 위한 콘택트 홀 형성에 수반되는 게이트 전극 면적의 증대도 피할 수 있어 공정 간략화가 가능해진다.

Description

불휘발성 반도체 기억 장치 및 그의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 실시예를 도시한 회로도,
제2도는 일 실시예를 도시한 평면 레이 아웃도.

Claims (3)

  1. 복수의 행선과 복수의 부열선의 교차 위치에 각기 대응하여 배치된 기억 소자를 갖는 복수의 블럭과, 상기 각 블럭의 부열선에 선택용 트랜지스터를 통하여 각기 접속되는 주열선을 포함하는 불휘발성 반도체 기억장치에 있어서, 상기 기억 소자 및 선택용 트랜지스터 모두는 부유게이트 전극과 제어 게이트 전극을 가지며, 적어도 상기 선택용 트랜지스터의 드레인 영역은 채널측에 저농도 불순물 확산층을 배치한 LDD 구조를 갖는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  2. 제1항에 있어서, 저농도 불순물 확산층의 불순물 농도가 1018㎝-3인 불휘발성 반도체 기억 장치.
  3. 제1도전형 실리콘 기판의 주 표면부에 소자 분리 구조체를 설치하여 제1소자 형성 영역 및 제2소자 형성 영역을 구획하는 공정과, 상기 제1소자 형성 영역 및 제2소자 형성 영역의 실리콘 기판 표면에 각각 제1게이트 절연막 및 제2게이트 절연막을 형성하는 공정과, 전면에 제1다결정 실리콘막을 퇴적하고 패터닝하여 상기 제1소자 형성 영역 및 제2소자 형성 영역의 위쪽 및 그 근처를 각각 덮는 제1부유게이트용 다결정 실리콘막 및 제2부유게이트용 다결정 실리콘막을 형성하는 공정과, 제3게이트 절연막 및 제2다결정 실리콘막을 순차적으로 퇴적하는 공정과, 상기 제2다결정 실리콘막, 제3게이트 절연막 및 제1, 제2부유 게이트용 다결정 실리콘막을 패터닝하여 상기 제1소자 형성 영역 및 제2소자 형성 영역위를 횡단하는 기억 소자의 적층 게이트 및 선택용 트랜지스터의 적층 게이트 및 행방향으로 복수의 상기 기억 소자 또는 상기 선택용 트랜지스터 게이트 전극을 각각 연결하는 상기 제2다결정 실리콘막으로 이루어진 워드선 및 선택선을 형성하는 공정과, 상기 기억 소자 및 선택용 트랜지스터의 각각의 적층 게이트를 마스크로 하여 상기 제1소자 형성 영역 및 제2소자 형성 영역의 실리콘 기판 표면부에 제2도전형 저농도 불순물 확산층을 형성하기 위한 제1이온 주입을 행한 후에 소정의 막을 퇴적하고 이방성 에칭을 행하여 상기 기억 소자 및 선택용 트랜지스터의 각각의 적층 게이트의 측벽에 스페이서를 형성한 다음 제2도전형 고농도 불순물 확산층을 형성하기 위한 제2이온 주입을 행하는 공정을 포함하는 것을 특징으로 하는 불휘발성 반도체 기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940025504A 1993-10-06 1994-10-06 불휘발성 반도체 기억 장치 및 그의 제조 방법 KR0169510B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5249643A JP2713115B2 (ja) 1993-10-06 1993-10-06 不揮発性半導体記憶装置の製造方法
JP93-249643 1993-10-06

Publications (2)

Publication Number Publication Date
KR950012773A true KR950012773A (ko) 1995-05-17
KR0169510B1 KR0169510B1 (ko) 1999-01-15

Family

ID=17196078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940025504A KR0169510B1 (ko) 1993-10-06 1994-10-06 불휘발성 반도체 기억 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US5523969A (ko)
JP (1) JP2713115B2 (ko)
KR (1) KR0169510B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659500A (en) * 1995-09-26 1997-08-19 Texas Instruments Incorporated Nonvolatile memory array with compatible vertical source lines
KR100398039B1 (ko) * 1996-06-29 2004-01-07 주식회사 하이닉스반도체 플래쉬메모리소자의제조방법
KR100209724B1 (ko) * 1996-08-21 1999-07-15 구본준 플래쉬 메모리 및 이의 제조방법
US5717635A (en) * 1996-08-27 1998-02-10 International Business Machines Corporation High density EEPROM for solid state file
JP2000068484A (ja) 1998-08-19 2000-03-03 Nec Corp 不揮発性半導体記憶装置及びその製造方法並びに不揮発 性半導体記憶装置を内蔵したマイクロコンピュータ及び その製造方法
US6925008B2 (en) 2001-09-29 2005-08-02 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors
US7057931B2 (en) * 2003-11-07 2006-06-06 Sandisk Corporation Flash memory programming using gate induced junction leakage current
JP2005260253A (ja) * 2005-04-04 2005-09-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113478A (ja) * 1985-11-13 1987-05-25 Toshiba Corp 不揮発性半導体メモリ
JPH02246279A (ja) * 1989-03-20 1990-10-02 Mitsubishi Electric Corp 半導体装置、ならびに電気的に書込および消去可能な読出専用半導体記憶装置
JP2542110B2 (ja) * 1990-07-27 1996-10-09 三菱電機株式会社 不揮発性半導体記憶装置
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell

Also Published As

Publication number Publication date
US5523969A (en) 1996-06-04
KR0169510B1 (ko) 1999-01-15
JP2713115B2 (ja) 1998-02-16
JPH07106447A (ja) 1995-04-21

Similar Documents

Publication Publication Date Title
US4426764A (en) Semiconductor memory device with peripheral circuits
KR940704063A (ko) 이이피롬(eeprom) 셀, 집적회로 이이피롬(eeprom)이중 게이트 전계효과 트랜지스터 형성방법 및 이이피롬(eeprom) 메모리 어레이 형성방법(flash eeprom)
KR940003036A (ko) 반도체 장치의 제조 방법 및 그 구조
KR910016003A (ko) 반도체 집적회로 장치 및 그 형성방법
KR970024197A (ko) 반도체 메모리 장치 및 제조방법
US5707884A (en) Process for fabricating a contactless electrical erasable EPROM memory device
KR850006982A (ko) 반도체 메모리 장치
KR940027178A (ko) 반도체 기억장치 및 그 제조방법
KR950021666A (ko) 반도체 장치
KR940020574A (ko) 반도체 기억장치(semiconductor memory device)
KR910020820A (ko) 반도체 기억장치 및 그 제조방법
KR0184071B1 (ko) 필드 시일드 소자 분리 구조체를 가지는 반도체 장치와 그의 제조방법
US4376983A (en) High density dynamic memory cell
US4045811A (en) Semiconductor integrated circuit device including an array of insulated gate field effect transistors
KR100328332B1 (ko) 반도체 장치 및 그 제조방법
JPH07226446A (ja) 半導体装置及びその製造方法
KR950012773A (ko) 불휘발성 반도체 기억 장치 및 그의 제조 방법
US4533934A (en) Device structures for high density integrated circuits
JPH07226490A (ja) 半導体装置
KR900010795A (ko) 반도체 불휘발성 메모리 및 그 제조방법
KR970063759A (ko) 반도체 장치 및 그 제조 방법
KR930011241A (ko) 낸드형 롬(nand rom) 및 그 제조방법
KR970013382A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR900007118A (ko) 불휘발성 반도체기억장치 및 그 제조방법
KR100255147B1 (ko) 플래쉬 메모리 셀 어레이 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061011

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee