KR970072404A - 불휘발성 기억장치의 셀 제조방법 - Google Patents

불휘발성 기억장치의 셀 제조방법 Download PDF

Info

Publication number
KR970072404A
KR970072404A KR1019960012531A KR19960012531A KR970072404A KR 970072404 A KR970072404 A KR 970072404A KR 1019960012531 A KR1019960012531 A KR 1019960012531A KR 19960012531 A KR19960012531 A KR 19960012531A KR 970072404 A KR970072404 A KR 970072404A
Authority
KR
South Korea
Prior art keywords
film
forming
oxide film
conductive film
field oxide
Prior art date
Application number
KR1019960012531A
Other languages
English (en)
Inventor
김동현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960012531A priority Critical patent/KR970072404A/ko
Publication of KR970072404A publication Critical patent/KR970072404A/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

불휘발성 기억장치의 셀 제조방법이 개시되어 있다. 본 발명은 반도체기판의 소정영역 상에 소자분리를 위한 필드산화막을 형성하는 단계; 상기 필드산화막 사이의 반도체기판 상에 터널산화막을 형성하는 단계; 상기 결과물 전면에 제1도전막을 형성하는 단계; 상기 필드산화막이 노출될 때까지 상기 제1도전막을 평탄화시키어 상기 터널산화막 상에 제1도전막 패턴을 형성하는 단계; 상기 결과물 전면에 유전막 및 제2도전막을 형성하는 단계; 및 상기 제2도전막, 상기 유전막, 및 상기 제1도전막을 연속적으로 패터닝하여 상기 터널산화막의 소정 영역 상에 차례로 적층된 부유게이트, 층간 유전막 및 제어게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 기억장치의 셀 제조방법을 제공한다. 본 발명에 의하면, 필드산화막에 가해지는 손상을 방지할 수 있고 필드산화막 상에 유전막 패턴이 잔존하는 현상을 제거할 수 있다. 따라서, 소자분리 특성을 개선시킬 수 있으며, 후속공정시 패턴불량이 발생하는 현상을 방지할 수 있다.

Description

불휘발성 기억장치의 셀 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3C도 제1도의 절단선 AA′에 따른 본 발명에 의한 불휘발성 기억장치의 셀을 제조하는 방법을 설명하기 위한 단면도들이다.

Claims (2)

  1. 반도체기판의 소정영역 상에 소자분리를 위한 필드산화막을 형성하는 단계; 상기 필드산화막 사이의 반도cp기판 상에 터널산화막을 형성하는 단계; 상기 결과물 전면에 제1도전막을 형성하는 단계; 상기 필드산화막이 노출될 때까지 상기 제1도전막을 평탄화시키어 상기 터널산화막 상에 제1도전막 패턴을 형성하는 단계; 상기 결과물 전면에 유전막 및 제2도전막을 형성하는 단계; 및 상기 제2도전막, 상기 유전막, 및 상기 제1도전막을 연속적으로 패터닝하여 상기 터널산화막의 소정영역 상에 차례로 적층된 부유게이트, 층간 유전막 및 제어게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 기억장치의 셀 제조방법.
  2. 제1항에 있어서, 상기 제1도전막 패턴은 상기 제1도전막을 에치백 공정 또는 CMP 공정으로 평탄화하여 형성하는 것을 특징으로 하는 불휘발성 기억장치의 셀 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960012531A 1996-04-24 1996-04-24 불휘발성 기억장치의 셀 제조방법 KR970072404A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012531A KR970072404A (ko) 1996-04-24 1996-04-24 불휘발성 기억장치의 셀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012531A KR970072404A (ko) 1996-04-24 1996-04-24 불휘발성 기억장치의 셀 제조방법

Publications (1)

Publication Number Publication Date
KR970072404A true KR970072404A (ko) 1997-11-07

Family

ID=66217233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012531A KR970072404A (ko) 1996-04-24 1996-04-24 불휘발성 기억장치의 셀 제조방법

Country Status (1)

Country Link
KR (1) KR970072404A (ko)

Similar Documents

Publication Publication Date Title
KR970077642A (ko) 반도체 소자의 캐패시터 제조 방법
KR980006267A (ko) 불휘발성 메모리 장치 및 그 제조방법
KR970008627A (ko) 비휘발성 반도체 메모리 및 그의 제조방법
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
KR920003461A (ko) 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
KR960039404A (ko) 불휘발성 메모리장치 및 그 제조방법
KR960009039A (ko) 반도체집적회로장치의 제조방법
KR970072404A (ko) 불휘발성 기억장치의 셀 제조방법
KR940001419A (ko) 반도체 메모리장치 및 그 제조방법
KR970013382A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR100317318B1 (ko) 비휘발성 메모리 소자 및 그의 제조방법
KR980005626A (ko) 반도체 소자의 콘택 형성방법
KR0176162B1 (ko) 반도체 메모리 소자 및 그 저항층 형성방법
KR920007079A (ko) 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리장치의 제조방법 및 그 구조
KR970067896A (ko) 플래쉬 메모리 소자의 제조방법
KR980006430A (ko) 플래쉬 메모리 셀의 제조 방법
KR980006426A (ko) 불휘발성 메모리 소자 및 그의 제조 방법
KR920018950A (ko) 비트선과 스토리지노드를 중첩시킨 반도체메모리소자 및 그 제조방법
KR970077207A (ko) 반도체 장치의 제조 방법
KR950021685A (ko) 플래쉬 이이피롬(eeprom)셀 제조방법
KR940016786A (ko) 반도체 메모리 장치의 제조 방법
KR970072434A (ko) 불휘발성 기억 장치의 메모리 셀 제조방법
KR20030060315A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR970077487A (ko) 반도체 장치 및 그 제조 방법
KR970067846A (ko) 메모리 셀 어레이 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid