KR970067846A - 메모리 셀 어레이 및 그 제조방법 - Google Patents

메모리 셀 어레이 및 그 제조방법 Download PDF

Info

Publication number
KR970067846A
KR970067846A KR1019960007101A KR19960007101A KR970067846A KR 970067846 A KR970067846 A KR 970067846A KR 1019960007101 A KR1019960007101 A KR 1019960007101A KR 19960007101 A KR19960007101 A KR 19960007101A KR 970067846 A KR970067846 A KR 970067846A
Authority
KR
South Korea
Prior art keywords
forming
memory cell
contact
cell array
contact hole
Prior art date
Application number
KR1019960007101A
Other languages
English (en)
Other versions
KR100199378B1 (ko
Inventor
양태흠
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960007101A priority Critical patent/KR100199378B1/ko
Publication of KR970067846A publication Critical patent/KR970067846A/ko
Application granted granted Critical
Publication of KR100199378B1 publication Critical patent/KR100199378B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 메모리 셀 어레이 및 그 제조 방법에 관한 것으로, 소자의 크기를 감소시키기 위하여 콘트롤 게이트와 교차되는 방향으로 형성되며 서로 인접하는 다수의 드레인 영역을 도전층 패턴으로 접속시키고, 상기 도전층 패턴을 비트 라인과 접속시키므로써 제1 콘택 홀과 게이트 전극 그리고 제1 콘택 홀과 필드 산화막산의 이격 거리를 최소화시킨다. 그러므로 소자의 집적도를 효과적으로 향상시키며, 소자의 제조 공정은 용이하게 실시할 수 있도록 한 메모리 셀 어레이 및 그 제조 방법에 관한 것이다.

Description

메모리 셀 어레이 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 메모리 셀 어레이을 설명하기 위한 레이아웃도.

Claims (8)

  1. 메모리 셀 어레이에 있어서, 실리콘 기판의 소자 분리 영역에 각각 형성된 필드 산화막과, 상기 각 필드 산화막의 양측 상부를 교차되도록 지나며, 연장되어 형성된 콘트롤 게이트와, 채널 지역의 상기 콘트롤 게이트 하부에 형성되며, 양측부가 상기 필드 산화막과 소정 부분 중첩된 플로팅 게이트와, 상기 각 필드 산화막과 교차되는 두개의 콘트롤 게이트 내측부의 상기 실리콘 기판에 형성되며, 제1 콘택부를 갖는 드레인 영역과, 상기 두개의 콘트롤 게이트 외측부의 상기 실리콘 기판에 형성된 소오스 영역과, 상기 콘트롤 게이트와 교차되는 방향으로 형성된 다수의 제1 콘택부를 포함하는 상부에 형성되며, 상기 다수의 제1콘택부를 통해 상기 드레인 영역과 접속되는 도전층 패턴과, 상기 도전층 패턴의 소정 부분에 형성되며, 비트 라인과의 접속을 위한 제2 콘택부로 이루어지는 것을 특징으로 하는 메모리 셀 어레이.
  2. 제1항에 있어서, 상기 제2 콘택부 주변의 상기 도전측 패턴은 상기 제1 콘택부와 중첩되는 부분의 도전층 패턴보다 넓게 형성된 것을 특징으로 하는 메모리 셀 어레이.
  3. 메모리 셀 어레이 제조방법에 있어서, 실리콘 기판상에 터널 산화막, 플로팅 게이트, 유전체막 및 콘트롤 게이트가 적층된 구조의 게이트 전극을 형성하는 단계와, 상기 단계로부터 상기 게이트 전극 양측부의 상기 실리콘 기판에 불순불 이온을 주입하여 소오스 및 드레인 영력을 각각 형성하는 단계와, 상기 단계로부터 전체 상부면에 제1 절연막 및 제2 절연막을 순차적으로 형성한 후 상기 제2 절연막의 표면을 평탄화시키는 단계와, 상기 단계로부터 제1 콘택 마스크를 이용한 사진 및 제1 식각 공정으로 상기 제2 절연막 및 제1 절연막을 식각하여 상기 드레인 영역이 노출되도록 제1 콘택 홀을 형성하는 단계와, 상기 단계로부터 상기 제1 콘택 홀의 측벽에 절연막 스페이서를 형성한 후 상기 제1 콘택 홀이 매립되도록 상부면에 도전물을 증착하고 패터닝하여 도전층 패턴을 형성하는 단계와, 상기 단계로부터 전체 상부면에 제3 절연층을 형성한 후 제2 콘택 마스크를 이용한 사진 및 제2 식각 공정으로 상기 제 3 절연막을 식각하여 상기 도전층 패턴의 소정 부분이 노출되도록 제2 콘택 홀을 형성하는 단계와, 상기 단계로부터 상기 제2 콘택 홀이 매립되도록 상부면에 금속을 증착하여 비트 라인을 형성하는 단계로 이루어지는 것을 특징으로 하는 메모리 셀 어레이.
  4. 제3항에 있어서, 상기 제1 콘택 홀은 측벽에 상기 게이트 전극의 측벽이 노출되도록 형성된 것을 특징으로 하는 메모리 셀 어레이 제조 방법.
  5. 제3항에 있어서,상기 제1 절연막은 산화막으로 형성되며, 상기 제2 절연막은 BPSG막으로 형성된 것을 특징으로 하는 메모리 셀 어레이 제조 방법.
  6. 제3항에 있어서, 상기 도전층 패턴은 상기 콘트롤 게이트와 교차되는 방향으로 형성된 다수의 드레인 영역이 서로 접속되도록 패터닝된 것을 특징으로 하는 메모리 셀 어레이 제조 방법.
  7. 제3항에 있어서, 상기 제2 식각 공정은 상기 제3 절연층을 소정 깊이 습식 식각하는 단계와, 상기 단계로부터 나머지 두께의 상기 제3 절연층을 건식 식각하는 단계로 이루어지는 것을 특징으로 하는 메모리 셀 어레이 제조 방법.
  8. 제3항에 있어서, 상기 도전층 패턴은 서로 인접하는 두개의 드레인 영역이 접속되도록 형성된 것을 특징으로 하는 메모리 셀 어레이 제조 방법.
KR1019960007101A 1996-03-16 1996-03-16 메모리 셀 어레이 및 그 제조방법 KR100199378B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960007101A KR100199378B1 (ko) 1996-03-16 1996-03-16 메모리 셀 어레이 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960007101A KR100199378B1 (ko) 1996-03-16 1996-03-16 메모리 셀 어레이 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970067846A true KR970067846A (ko) 1997-10-13
KR100199378B1 KR100199378B1 (ko) 1999-06-15

Family

ID=19453232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007101A KR100199378B1 (ko) 1996-03-16 1996-03-16 메모리 셀 어레이 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100199378B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790233B1 (ko) * 2001-12-14 2007-12-31 매그나칩 반도체 유한회사 이미지센서 제조 방법

Also Published As

Publication number Publication date
KR100199378B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100487560B1 (ko) 선택 트랜지스터를 갖는 이이피롬 및 그 제조방법
TW347581B (en) Process for fabricating read-only memory cells
JP2001168306A5 (ko)
KR970008627A (ko) 비휘발성 반도체 메모리 및 그의 제조방법
KR20010112829A (ko) 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
KR100357692B1 (ko) 비휘발성 메모리소자 및 그 제조방법
KR19990060473A (ko) 플래쉬 메모리 및 그의 제조방법
KR100391988B1 (ko) 디램 셀 및 그 제조방법
KR100333209B1 (ko) 경계없는 비트라인과, 워드라인과, 디램 구조체를 제조하는 공정 및 그 결과 구조체
KR960012520A (ko) 과소거 동작 보상용으로서 측벽 분할 게이트를 갖는 비휘발성 반도체 장치
KR20040023716A (ko) 반도체 디바이스 제조 방법
KR20010056888A (ko) 반도체 메모리 제조방법
US6969645B2 (en) Method of manufacturing a semiconductor device comprising a non-volatile memory with memory cells
KR970067846A (ko) 메모리 셀 어레이 및 그 제조방법
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
US6812096B2 (en) Method for fabrication a flash memory device having self-aligned contact
KR100187679B1 (ko) 플래쉬 메모리 셀의 제조방법
JP2914655B2 (ja) 非揮発性メモリ素子の製造方法
KR20040098106A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR0168158B1 (ko) 비휘발성 메모리 셀 제조방법
JPH10270666A (ja) パッド層を備えた半導体素子及びこれを形成する方法
KR950015833A (ko) 반도체장치의 2층 게이트구조 및 그 제조방법
KR960006747B1 (ko) 스택캐패시터 제조방법
KR960013512B1 (ko) 트랜지스터의 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee