KR100187679B1 - 플래쉬 메모리 셀의 제조방법 - Google Patents

플래쉬 메모리 셀의 제조방법 Download PDF

Info

Publication number
KR100187679B1
KR100187679B1 KR1019950046308A KR19950046308A KR100187679B1 KR 100187679 B1 KR100187679 B1 KR 100187679B1 KR 1019950046308 A KR1019950046308 A KR 1019950046308A KR 19950046308 A KR19950046308 A KR 19950046308A KR 100187679 B1 KR100187679 B1 KR 100187679B1
Authority
KR
South Korea
Prior art keywords
film
drain region
gate electrode
forming
layer
Prior art date
Application number
KR1019950046308A
Other languages
English (en)
Other versions
KR970054214A (ko
Inventor
김정우
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950046308A priority Critical patent/KR100187679B1/ko
Publication of KR970054214A publication Critical patent/KR970054214A/ko
Application granted granted Critical
Publication of KR100187679B1 publication Critical patent/KR100187679B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 셀이 제조 방법에 관한 것으로, 게이트 전극의 측부에 ONO 스페이서를 형성하고 상기 드레인 영역의 상부로부터 상기 드레인 영역 양측부에 형성된 게이트 전극의 상부까지 도전층 패턴을 형성하므로써 콘택홀 형성을 위한 식각 공정이 용이하여 메모리 셀의 크기를 최소화시킬 수 있으며, 상기 게이트 전극과 비트 라인간의 전기적 접촉을 방지하여 소자의 전기적 특성이 향상될 수 있도록 한 플래쉬 메모리 셀의 제조 방법에 관한 것이다.

Description

플래쉬 메모리 셀의 제조방법
제1a도 내지 제1c도는 종래 플래쉬 메모리 셀의 제조 방법을 설명하기 위한 소자의 단면도.
제2도는 종래 플래쉬 메모리 셀의 레이 아웃도.
제3a도 내지 제3h도는 본 발명에 따른 플래쉬 메모리 셀의 제조 방법을 설명하기 위한 소자의 단면도.
제4도는 본 발명에 따른 플래쉬 메모리 셀의 레이 아웃도.
* 도면의 주요부분에 대한 부호의 설명
1 및 11 : 실리콘 기판 2 및 18 : 드레인 영역
3 및 19 : 소오스 영역 4 및 12 : 터널 산화막
5 및 13A : 플로팅 게이트 6 및 14 : 유전체막
7 및 15A : 콘트롤 게이트 8 : 중간 절연막
9 : BPSG막 10 및 21 : 비트 라인
13 : 제1도전층 15 : 제2도전층
16 : 산화막 17 : 질화막
20 및 30 : 콘택홀 22 : ONO막
22A : ONO 스페이서 23 : 감광막
24 : 제3도전층 25 : 절연막
본 발명은 플래쉬 메모리 셀의 제조 방법에 관한 것으로, 특히 적층(Stack) 구조의 게이트 전극을 갖는 플래쉬 메모리 셀의 제조 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 전기적인 프로그램(Program) 및 소거(Erasure) 기능을 가지는 플래쉬(Flash) 이이피롬(EEPROM; Electrically Erasable Programable Read Only Memory), 이피롬(EPROM) 등과 같은 플래쉬 메모리 셀의 게이트 전극은 적층 또는 스프리트(Split) 구조를 갖는다. 그러면 적층 구조의 게이트 전극을 갖는 종래 플래쉬 메모리 셀의 제조 방법을 제1a도 내지 제1c도를 통해 설명하면 다음과 같다.
제1a도 내지 제1c도는 종래 플래쉬 메모리 셀의 제조 방법을 설명하기 위한 소자의 단면도이고, 제2도는 종래 플래쉬 메모리 셀의 레이 아웃도이다.
제1a도는 필드 산화막(도시 않됨)이 형성된 실리콘 기판(1)상에 터널 산화막(4), 플로팅 게이트(5), 유전체막(6) 및 콘트롤 게이트(7)가 적층된 구조의 게이트 전극을 형성한 후 노출된 상기 실리콘 기판(1)에 불순물 이온을 주입하여 소오스 및 드레인 영역(3 및 2)을 형성한 상태의 단면도이다.
제1b도는 전체 상부면에 층간 절연막(8) 및 BPSG막(9)을 순차적으로 형성하고, 상기 BPSG막(9)을 리플로우(Reflow)시켜 표면을 평탄화시킨 다음 상기 드레인 영역(2)의 실리콘 기판(1)이 노출되도록 상기 BPSG막(9) 및 층간 절연막(8)을 순차적으로 패터닝하여 콘택홀(30)을 형성한 상태의 단면도이다.
제1c도는 상기 콘택홀(30)이 매립되도록 전체 상부면에 금속을 증착하여 비트 라인(10)을 형성한 상태의 단면도이다.
그런데 이와 같은 방법은 소자가 고집적화됨에 따라 상기 게이트 전극과 콘택홀(30)간의 거리(X)가 감소되기 때문에 상기 콘택홀(30) 형성시 많은 어려움이 따르며, 상기 게이트 전극과 비트 라인(10)의 접촉으로 인한 소자의 불량이 발생된다. 또한 상기 콘택홀(30)을 형성하기 위한 마스크(Mask) 및 식각 공정시의 이득(Margin)을 고려하여 제2도에 도시된 바와 같이 상기 게이트 전극과 콘택홀(30)간의 거리(X)를 0.4㎛ 이상으로 설정하기 때문에 셀의 크기가 증가되는 단점이 있다.
따라서 본 발명은 게이트 전극의 측부에 ONO 스페이서를 형성하고 상기 드레인 영역의 상부로부터 상기 드레인 영역 양측부에 형성된 게이트 전극의 상부까지 도전층 패턴을 형성하므로써 상기한 단점을 해소할 수 있는 플래쉬 메모리 셀의 제조 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 필드 신화막이 형성된 실리콘 기판상에 기판상에 터널 산화막, 플로팅 게이트, 유전체막, 콘트롤 게이트, 산화막 및 질화막이 적층된 구조의 게이트 전극을 형성한 후 노출된 상기 실리콘 기판에 불순물 이온을 주입하여 소오스 및 드레인 영역을 형성하는 단계와, 상기 단계로부터 전체 상부면에 하부 산화막, 질화막 및 상부 산화막이 순차적으로 증착된 ONO막을 형성한 후 상기 게이트 전극의 측벽에는 ONO 스페이서가 형성되며, 상기 드레인 영역의 실리콘기판상에는 상기 하부 산화막이 일부 잔류되도록 상기 ONO막을 식각하는 단계와, 상기 단계로부터 전체 상부면에 감광막을 도포한 후 상기 드레인 영역 및 상기 드레인 영역 양측부의 게이트 전극의 일부분이 노출되도록 상기 감광막을 패터닝하고, 상기 드레인 영역의 실리콘기판상에 잔류되는 상기 하부 산화막을 제거하는 단계와, 상기 단계로부터 상기 감광막을 제거한 후 전체 상부면에 제3도전층을 형성하고, 상기 드레인 영역 및 상기 드레인 영역 양측부에 형성된 상기 게이트 전극의 일부를 포함하는 부분에만 상기 제3도전층이 잔류되도록 패터닝하는 단계와, 상기 단계로부터 전체 상부면에 절연막을 형성한 후 상기 드레인 영역 상부의 상기 제3도전층이 노출되도록 상기 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 콘택홀이 매립되도록 전체 상부면에 금속을 증착하여 비트 라인을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제3a도 내지 제3h도는 본 발명에 따른 플래쉬 메모리 셀의 제조방법을 설명하기 위한 소자의 단면도이고, 제4도는 본 발명에 따른 플래쉬 메모리 셀의 레이 아웃도이다.
제3a도는 필드 산화막(도시 않됨)이 형성된 실리콘 기판(11)상에 터널 산화막(12), 제1도전층(13), 유전체막(14), 제2도전층(15), 산화막(16) 및 질화막(17)을 순차적으로 형성한 상태의 단면도로서, 상기 제1 및 제2도전층(13 및 15)은 도프 폴리실리콘(Doped Poly-Si)을 증착하여 형성하되, 상기 제2도전층915)은 폴리사이드(Polycide)층으로도 형성할 수 있다. 또한 상기 유전체막(14)은 하부 산화막, 질화막 및 상부 산화막이 순차적으로 적층된 ONO 구조로 형성한다.
제3b도는 상기 질화막(17), 산화막(16), 제2도전층(15), 유전체막(14) 및 제1도전층(13)을 순차적으로 패터닝하여 상기 실리콘 기판(11)상에 터널 산화막(12), 플로팅 게이트(13A), 유전체막(14), 콘트롤 게이트(15A), 산화막(16) 및 질화막(17)이 적층된 구조의 게이트 전극을 형성한 후 노출된 상기 실리콘 기판(11)에 불순물 이온을 주입하여 소오스 및 드레인 영역(19 및 18)을 형성한 상태의 단면도로서, 이때 상기 드레인 영역(18)의 이온 주입 깊이는 상기 소오스 영역(19)과 동일하거나, 더 높은 전압을 견딜 수 있도록 깊게 형성한다.
제3c도는 전체 상부면에 하부 산화막, 질화막 및 상부 산화막이 순차적으로 증착된 ONO막(22)을 형성한 상태의 단면도로서, 상기 하부 산화막 및 질화막의 두께는 상기 콘트롤 게이트(15A)와 비트 라인(도시 않됨)간의 전기적 항복(Breakdown) 및 누설(Leakage)을 방지할 수 있을 정도로 두껍게 형성한다.
제3d도는 상기 ONO막(22)을 비등방성 식각하여 상기 게이트 전극의 측벽에 ONO 스페이서(22A)를 형성한 상태의 단면도로서, 이때 상기 게이트 전극 양측부의 노출된 실리콘 기판(11)의 표면에는 상기 하부 산화막이 일부 잔류되도록 한다.
제3e도는 전체 상부면에 감광막(23)을 도포한 후 상기 드레인 영역(18) 및 상기 드레인 영역(18) 양측부의 게이트 전극의 일부분이 노출되도록 상기 감광막(23)을 패터닝하고, 실리콘(Si)에 대한 식각 선택비가 큰건식 식각 방법으로 상기 드레인 영역(18)의 실리콘 기판(11)상에 잔류되는 상기 하부 산화막을 제거한 상태의 단면도이다.
제3f도는 상기 감광막(23)을 제거한 후 전체 상부면에 제3도전층(24)을 형성하고, 상기 드레인 영역(18) 및 상기 드레인 영역(18) 양측부에 형성된 상기 게이트 전극의 일부를 포함하는 부분에만 상기 제3도전층(24)이 잔류되도록 패터닝한 상태의 단면도로서, 상기 제3도전층(24)은 도프 플리실리콘을 증착하여 형성한다.
제3g도는 전체 상부면에 절연막(25)을 형성한 후 상기 드레인 영역(18) 상부의 상기 제3도전층(24)이 노출되도록 상기 절연막(25)을 패터닝하여 콘택홀(20)을 형성한 상태의 단면도로서, 상기 절연막(25)은 BPSG 및 TEOS를 순차적으로 증착하여 형성한다.
제3h도는 상기 콘택홀(20)이 매립되도록 전체 상부면에 금속을 증착하여 비트 라인(21)을 형성한 상태의 단면도로서, 상기 게이트 전극의 측벽에는 ONO 스페이서(18A)가 형성되고 상기 게이트 전극의 상부는 질화막(17)으로 형성되어 있기 때문에 상기 플로팅 게이트(13A) 및 콘트롤 게이트 (15A)와 상기 제3도전층(24)이 전기적으로 접촉되는 것이 방지된다. 또한 제4도에 도시된 바와 같이 상기 콘택홀(20)을 형성하기 위한 식각 공정시 상기 제3도전층(24)이 상기 드레인 영역(18)으로부터 상기 게이트 전극의 표면까지 형성되어 있기 때문에 상기 콘택홀(20)과 상기 게이트 전극간의 여유 공간이 필요치 않으며, 식각 공정을 용이하게 실시할 수 있다. 그러므로 메모리 셀의 크기를 최소화시킬 수 있다.
상술한 바와 같이 본 발명에 의하면 게이트 전극의 측부에 ONO 스페이서를 형성하여 상기 게이트 전극과 비트 라인간의 전기적 접촉을 방지하므로써 소자의 전기적 특성이 향상되고, 상기 드레인 영역의 상부로부터 상기 드레인 영역 양측부에 형성된 게이트 전극의 상부까지 도전층 패턴을 형성하므로써 콘택홀 형성을 위한 식각 공정이 용이하여 메모리 셀의 크기를 최소화시킬 수 있는 탁월한 효과가 있다.

Claims (6)

  1. 플래쉬 메모리 셀의 제조 방법에 있어서, 필드 신화막이 형성된 실리콘 기판상에 터널 산화막, 플로팅 게이트, 유전체막, 콘트롤 게이트, 산화막 및 질화막이 적층된 구조의 게이트 전극을 형성한 후 노출된 상기 실리콘 기판에 불순물 이온을 주입하여 소오스 및 드레인 영역을 형성하는 단계와, 상기 단계로부터 전체 상부면에 하부 산화막, 질화막 및 상부 산화막이 순차적으로 증착된 ONO막을 형성한 후 상기 게이트 전극의 측벽에는 ONO스페이서가 형성되며, 상기 드레인 영역의 실리콘기판상에는 상기 하부 산화막이 일부 잔류되도록 상기 ONO막을 식각하는 단계와, 상기 단계로부터 전체 상부면에 감광막으르 도포한 후 상기 드레인 영역 및 상기 드레인 영역 양측부의 게이트 전극의 일부분이 노출되도록 상기 감광막을 패터닝하고, 상기 드레인 영역의 실리콘기판상에 잔류되는 상기 하부 산화막을 제거하는 단계와, 상기 단계로부터 상기 감광막을 제거한 후 전체 상부면에 제3도전층을 형성하고, 상기 드레인 영역 및 상기 드레인 영역 양측부에 형성된 상기 게이트 전극의 일부를 포함하는 부분에만 상기 제3도전층이 잔류되도록 패터닝 하는 단계와, 상기 단계로부터 전체 상부면에 절연막을 형성한 후 상기 드레인 영역 상부의 상기 제3도전층이 노출되도록 상기 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 콘택홀이 매립되도록 전체 상부면에 금속을 증착하여 비트 라인을 형성하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리 셀의 제조 방법.
  2. 제1항에 있어서, 상기 제1, 제2 및 제3도전층은 도프 폴리실리콘을 증착하여 형성하는 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
  3. 제1 또는 제2항에 있어서, 상기 제2도전층은 폴리사이드층인 것을 특징으로 하는 플래쉬 메모리 셀의 제조 방법.
  4. 제1항에 있어서, 상기 유전체막은 하부 산화막, 질화막 및 상부 산화막이 순차적으로 적층된 것을 특징으로 하는 플래쉬 메모리 셀의 제조 방법.
  5. 제1항에 있어서, 상기 드레인 영역의 이온 주입 깊이는 상기 소오스 영역의 이온 주입 깊이보다 깊게 형성된 것을 특징으로 하는 플래쉬 메모리 셀의 제조 방법.
  6. 제1항에 있어서, 상기 절연막은 BPSG 및 TEOS가 순차적으로 증착된 것을 특징으로 하는 플래쉬 메모리 셀의 제조 방법.
KR1019950046308A 1995-12-04 1995-12-04 플래쉬 메모리 셀의 제조방법 KR100187679B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046308A KR100187679B1 (ko) 1995-12-04 1995-12-04 플래쉬 메모리 셀의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046308A KR100187679B1 (ko) 1995-12-04 1995-12-04 플래쉬 메모리 셀의 제조방법

Publications (2)

Publication Number Publication Date
KR970054214A KR970054214A (ko) 1997-07-31
KR100187679B1 true KR100187679B1 (ko) 1999-06-01

Family

ID=19437530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046308A KR100187679B1 (ko) 1995-12-04 1995-12-04 플래쉬 메모리 셀의 제조방법

Country Status (1)

Country Link
KR (1) KR100187679B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415517B1 (ko) * 2000-06-30 2004-01-31 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
KR100789610B1 (ko) * 2006-12-27 2007-12-27 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323382B1 (ko) * 1999-12-29 2002-02-19 박종섭 플래쉬 메모리 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415517B1 (ko) * 2000-06-30 2004-01-31 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
KR100789610B1 (ko) * 2006-12-27 2007-12-27 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
KR970054214A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR100239459B1 (ko) 반도체 메모리 소자 및 그 제조방법
US20040166631A1 (en) Opitmized flash memory cell
JP4027446B2 (ja) 不揮発性メモリ製造方法
KR20060112950A (ko) 플래쉬 메모리 소자의 제조방법
US20020105020A1 (en) Non-volatile memory device and method of manufacturing the same
US5953611A (en) Method of fabricating nonvolatile semiconductor memory devices with select gates
US7015087B2 (en) Gate-contact structure and method for forming the same
KR100275746B1 (ko) 적층 게이트 측벽 및 활성 영역의 손상을 방지할 수 있는 비휘발성 메모리 장치의 제조 방법
KR0142601B1 (ko) 플래쉬 이이피롬 셀의 제조방법
KR100357185B1 (ko) 비휘발성 메모리소자 및 그의 제조방법
US20060128157A1 (en) Semiconductor structure with partially etched gate and method of fabricating the same
US7041555B2 (en) Method for manufacturing flash memory device
KR100187679B1 (ko) 플래쉬 메모리 셀의 제조방법
KR100199370B1 (ko) 플래쉬 메모리 셀의 제조방법
KR20010065285A (ko) 플래쉬 메모리 셀의 제조 방법
US6528840B1 (en) Semiconductor device
US6194271B1 (en) Method for fabricating flash memory
US6812096B2 (en) Method for fabrication a flash memory device having self-aligned contact
US20050247987A1 (en) Flash memory device and method for fabricating the same
KR100316527B1 (ko) 플래시 메모리 제조방법
KR0168158B1 (ko) 비휘발성 메모리 셀 제조방법
KR930007756B1 (ko) 자기 정렬된 콘택 제조방법
KR100279001B1 (ko) 플래쉬 메모리 셀의 제조방법
KR100422347B1 (ko) 플레쉬 메모리소자의 제조방법
KR100331859B1 (ko) 비휘발성 메모리 셀 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee