KR920015531A - 반도체 메모리소자의 커패시터 제조방법 - Google Patents
반도체 메모리소자의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR920015531A KR920015531A KR1019910000642A KR910000642A KR920015531A KR 920015531 A KR920015531 A KR 920015531A KR 1019910000642 A KR1019910000642 A KR 1019910000642A KR 910000642 A KR910000642 A KR 910000642A KR 920015531 A KR920015531 A KR 920015531A
- Authority
- KR
- South Korea
- Prior art keywords
- applying
- polysilicon
- polyamide
- oxide film
- memory device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 239000003990 capacitor Substances 0.000 title claims description 3
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000004952 Polyamide Substances 0.000 claims 4
- 229920002647 polyamide Polymers 0.000 claims 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 229920005591 polysilicon Polymers 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 2
- 230000001681 protective effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (a)∼(f)는 본 발명에 따른 반도체 메모리소자의 커패시터 제조를 설명하기 위한 공정도이다.
Claims (1)
- 반도체 기판상에 필드산화막, 게이트, 소오스 및 드레인영역을 형성하고 전 면에 산화막을 도포한후 콘택부위에 비트선을 형성하고 전면에 재차 산화막을 도포하는 공정과, 전면에 제1폴리실리콘을 도포하고 상기 비트라인 상부만 에칭하는 공정과, 전면에 폴리마이드를 도포하고 상기 에칭된 폴리실리콘 부분과 필드산화막상의 게이트상부 및 그 사이에 제한된 범위의 폴리 마이드만 남기고 에칭하는 공정과, 전면에 제2폴리실리콘을 도포하고 상기 폴리마이드위의 제2폴리 실리콘을 제거하는 공정과, 남아있는 상기 폴리마이드를 제거한 후 유전체막, 플레이트, 산화막, 보호막을 형성하는 공정으로 이루어진 반도체 메모리 소자의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000642A KR950012029B1 (ko) | 1991-01-16 | 1991-01-16 | 반도체 메모리소자의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000642A KR950012029B1 (ko) | 1991-01-16 | 1991-01-16 | 반도체 메모리소자의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015531A true KR920015531A (ko) | 1992-08-27 |
| KR950012029B1 KR950012029B1 (ko) | 1995-10-13 |
Family
ID=19309898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000642A KR950012029B1 (ko) | 1991-01-16 | 1991-01-16 | 반도체 메모리소자의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950012029B1 (ko) |
-
1991
- 1991-01-16 KR KR1019910000642A patent/KR950012029B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012029B1 (ko) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920017248A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR920015531A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR930001458A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR880003428A (ko) | 디 램 셀의 제조방법 | |
| KR920022507A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR920013720A (ko) | 폴리마이드를 이용한 반도체 메모리소자의 커패시터 제조방법 | |
| KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR930003423A (ko) | 반도체 장치의 제조방법 | |
| KR920015471A (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
| KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
| KR950024346A (ko) | 반도체 메모리장치 제조방법 | |
| KR920022516A (ko) | 반도체 메모리 소자의 커패 시터 형성 방법 | |
| KR920022554A (ko) | 반도체장치의 제조방법 | |
| KR920017226A (ko) | 반도체장치의 비트라인 콘택영역의 단차 개선방법 | |
| KR970054130A (ko) | 반도체 메모리장치의 패드층 형성방법 | |
| KR920015564A (ko) | 반도체 메모리소자의 제조방법 | |
| KR920022552A (ko) | 라운드 트랜치 게이트를 갖는 반도체메모리소자의 제조방법 | |
| KR970054134A (ko) | 반도체 소자 제조방법 | |
| KR920015572A (ko) | 반도체 장치의 제조방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR920020674A (ko) | 반도체 장치 및 그 제조방법 | |
| KR920020601A (ko) | 반도체장치의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040920 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |