KR970054134A - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR970054134A KR970054134A KR1019950067227A KR19950067227A KR970054134A KR 970054134 A KR970054134 A KR 970054134A KR 1019950067227 A KR1019950067227 A KR 1019950067227A KR 19950067227 A KR19950067227 A KR 19950067227A KR 970054134 A KR970054134 A KR 970054134A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- region
- conductive
- contact hole
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 고집적 DRAM에 적합하도록 한 반도체 소자 제조방법에 관한 것이다. 이를 위한 본 발명의 반도체 소자 제조방법은 활성영역과 필드영역으로 정의된 제1도전형 기판의 필드영역에 필드 산화막을 형성하는 단계, 상기 활성영역에 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측에 소오스/드레인 영역을 형성하는 단계, 상기 게이트 전극을 포함한 제1도전형 기판 전면에 제1절연막을 형성하는 단계, 상기 드레인 영역이 노출되도록 상기 제1절연막을 선택적으로 제거하여 제1콘택홀을 형성하는 단계, 상기 제1콘택홀 양측면에 제2도전형 폴리 실리콘 측벽과 제2절연막 측벽을 형성하는 단계, 상기 드레인 영역에 연결되도록 제1콘택홀에 하부전극에 형성하는 단계, 상기 제1도전형 하부전극 상부에 유전체막을 형성하는 단계, 상기 유전체막위에 제1도전형 상부전극을 형성하는 단계, 상기 제1도전형 상부전극을 포함한 제1도전형 기판 전면에 제3절연막을 형성하는 단계, 상기 소오스 영역이 노출되도록 상기 제1, 제3절연막을 선택적으로 제거하여 제2콘택홀을 형성하는 단계, 상기 소오스 영역에 연결되도록 제2콘택홀에 제2도전형 비트라인을 형성하는 단계를 포함하여 이루어진다.
따라서, 비트라인의 커패시터를 줄이고 리플레쉬 문제를 해결할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 반도체 소자 제조공정 단면도.
Claims (1)
- 활성영역과 필드영역으로 정의된 제1도전형 기판의 필드영역에 필드 산화막을 형성하는 단계, 상기 활성영역에 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측에 소오스/드레인 영역을 형성하는 단계, 상기 게이트 전극을 포함한 제1도전형 기판 전면에 제1절연막을 형성하는 단계, 상기 드레인 영역이 노출되도록 상기 제1절연막을 선택적으로 제거하여 제1콘택홀을 형성하는 단계, 상기 제1콘택홀 양측면에 제2도전형 폴리 실리콘 측벽과 제2절연막 측벽을 형성하는 단계, 상기 드레인 영역에 연결되도록 제1콘택홀에 하부전극에 형성하는 단계, 상기 제1도전형 하부전극 상부에 유전체막을 형성하는 단계, 상기 유전체막위에 제1도전형 상부전극을 형성하는 단계, 상기 제1도전형 상부전극을 포함한 제1도전형 기판 전면에 제3절연막을 형성하는 단계, 상기 소오스 영역이 노출되도록 상기 제1, 제3절연막을 선택적으로 제거하여 제2콘택홀을 형성하는 단계, 상기 소오스 영역에 연결되도록 제2콘택홀에 제2도전형 비트라인을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950067227A KR0179145B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950067227A KR0179145B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054134A true KR970054134A (ko) | 1997-07-31 |
| KR0179145B1 KR0179145B1 (ko) | 1999-03-20 |
Family
ID=19447594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950067227A KR0179145B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179145B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100582038B1 (ko) * | 1998-10-14 | 2006-05-23 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법, 반도체 집적회로 및 그 제조 방법 |
-
1995
- 1995-12-29 KR KR1019950067227A patent/KR0179145B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100582038B1 (ko) * | 1998-10-14 | 2006-05-23 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법, 반도체 집적회로 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179145B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034443A (ko) | 상. 하로 분리된 커패시터를 갖는 반도체 메모장치 및 그 제조방법 | |
| KR950015659A (ko) | 고집적 반도체장치 및 그 제조방법 | |
| TW429613B (en) | Dynamic random access memory with trench type capacitor | |
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR920022479A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조 방법 | |
| KR940022840A (ko) | 반도체 장치의 메모리셀 제조방법 및 구조 | |
| KR960019728A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR890012400A (ko) | 트랜치를 갖는 반도체 장치와 그의 제조방법 | |
| KR970054134A (ko) | 반도체 소자 제조방법 | |
| KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
| KR950024334A (ko) | 반도체장치 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR970077218A (ko) | 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 | |
| KR930014972A (ko) | 고집적 소자의 콘택제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR940010337A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR970053995A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960019730A (ko) | 수직구조 트랜지스터를 이용한 반도체장치 및 제조방법 | |
| KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
| KR960009152A (ko) | 반도체기억장치 제조방법 | |
| KR960006023A (ko) | 반도체 메모리장치의 제조방법 | |
| KR930003346A (ko) | 고집적도 디바이스를 위한 콘택 제조 방법 | |
| KR970051931A (ko) | 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 | |
| KR950030356A (ko) | 반도체장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |