KR970051931A - 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 - Google Patents
반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 Download PDFInfo
- Publication number
- KR970051931A KR970051931A KR1019950067031A KR19950067031A KR970051931A KR 970051931 A KR970051931 A KR 970051931A KR 1019950067031 A KR1019950067031 A KR 1019950067031A KR 19950067031 A KR19950067031 A KR 19950067031A KR 970051931 A KR970051931 A KR 970051931A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- interlayer insulating
- conductive layer
- insulating film
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
단일 공정에 의해 비트라인(bit line) 컨택 및 캐패시터의 플럭전극을 동시에 형성할 수 있는 반도체 메모리장치 및 그 제조방법, 이에 사용되는 포토마스크에 대해 기재되어 있다.
이는, 반도체기판의 활성영역상에 형성된 게이트라인들 사이로 노출된 반도체기판과 접촉되고, 게이트라인 상부쪽으로 형성된 패드 도전층, 게이트라인과 패드 도전층 상부에 소정의 두께를 가지고 형성된 제1층간절연막, 활성영역상에 형성된 게이트라인과 소자분리 영역상에 형성된 게이트라인 사이로 노출된 반도체기판과 접촉되고, 제1층간절연막보다 높게 형성되지 않는 플럭 도전층, 패드 도전층과 접촉되고, 제1층간절연막보다 높게 형성되지 않은 다이렉트 컨택, 다이렉트 컨택과 접촉되고, 제1층간절연막상에 형성된 비트라인과, 비트라인상에 형성된 제2층간절연막, 제2층간절연막상에 임의의 형태로 형성된 캐패시터의 스토리지 전극 및 플럭도전층과 접촉되고, 제2층간절연막을 뚫고 스토리지 전극에 접촉되는 매몰컨택을 구비한다.
따라서, 공정이 단순화되고, 제조단가를 절감할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 방법에 의해 제조된 반도체 메모리장치의 수직단면도이다.
Claims (3)
- 트랜지스터의 게이트라인 사이의 노출된 반도체기판과 접촉된 패드 도전층; 상기 게이트라인과 패드 도전층 상부에 소정의 두께를 가지고 형성된 제1층간절연막; 상기 활성영역상에 형성된 게이트라인과 소자분리 영역상에 형성된 게이트라인 사이로 노출된 반도체기판과 접촉되고, 상기 제1층간절연막보다 높게 형성되지 않는 플럭 도전층; 상기 패드 도전층과 접촉되고, 상기 제1층간절연막보다 높게 형성되지 않은 다이렉트 컨택; 상기 다이렉트 컨택과 접촉되고, 상기 제1층간절연막상에 형성된 비트라인과; 상기 비트라인 상에 형성된 제2층간절연막; 상기 제2층간절연막상에 임의의 형태로 형성된 캐패시터의 스토리지 전극; 및 상기 플럭도전층과 접촉되고, 상기 제2층간절연막을 뚫고 상기 스토리지 전극에 접촉되는 매몰컨택을 구비하는 것을 특징으로 하는 반도체 메모리장치.
- 반도체 기판상에 소자분리영역으로 활성영역을 한정하는 단계; 상기 소자분리영역 및 활성영역을 지나는 게이트라인들을 형성하는 단계; 상기 활성영역상을 지나는 게이트라인들 사이에 패드전극을 형성하는 단계; 상기 결과물 상에 소정의 두께로 제1층간절연막을 형성하는 단계; 상기 활성영역 상에 형성된 게이트라인과 상기 소자분리영역 상에 형성된 게이트라인 사이의 반도체기판과 상기 패드전극의 일부를 노출시키는 단계; 상기 노출된 영역에 도전층을 형성하는 단계; 상기 제1층간절연막 상에, 상기 패드전극과 접촉된 상기 도전층과 접촉하는 비트라인을 형성하는 단계; 상기 비트라인 상에 제2층간절연막을 소정 두께로 형성하는 단계; 상기 제2층간절연막을 패터닝하여 상기 플럭도전층을 노출시키는 메몰컨택 패턴을 형성하는 단계; 상기 메몰컨택 내부를 도전층으로 채우는 단계; 및 상기 제2절연막 상에 도전층과 접촉된 임의의 모양의 스토리지전극을 형성하고, 그 위에 유전체막 및 플레이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 반도체기판에 패턴을 전사하기 위한 제1패턴과, 반도체기판에 패턴을 전사하지 않으며, 사이드-로브 현상을 억제하는 제2패턴을 구비하는 것을 특징으로 하는 포토마스크.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950067031A KR970051931A (ko) | 1995-12-29 | 1995-12-29 | 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950067031A KR970051931A (ko) | 1995-12-29 | 1995-12-29 | 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970051931A true KR970051931A (ko) | 1997-07-29 |
Family
ID=66638190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950067031A KR970051931A (ko) | 1995-12-29 | 1995-12-29 | 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970051931A (ko) |
-
1995
- 1995-12-29 KR KR1019950067031A patent/KR970051931A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910019237A (ko) | 커패시터 dram 셀의 제조방법 | |
| KR930018659A (ko) | 고집적 소자용 미세 콘택 형성방법 | |
| KR950021083A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960006012A (ko) | 불휘발성 반도체 메모리 소자 및 그의 제조방법 | |
| KR920008938A (ko) | 스택캐패시터 및 그제조방법 | |
| KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR970051931A (ko) | 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
| KR950026000A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR910020903A (ko) | 적층형캐패시터셀의 구조 및 제조방법 | |
| KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
| KR930014972A (ko) | 고집적 소자의 콘택제조방법 | |
| KR970077218A (ko) | 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 | |
| KR960002842A (ko) | 반도체소자의 전하보존전극 제조방법 | |
| KR970024212A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR940012498A (ko) | 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법 | |
| KR960002790A (ko) | 반도체 메모리 소자 및 그의 제조방법 | |
| KR960002827A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950021610A (ko) | 반도체 장치 및 그 제조방법 | |
| KR980006321A (ko) | 디램 소자의 캐패시터 형성방법 | |
| KR940027166A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970008606A (ko) | 반도체메모리셀 및 그 제조방법 | |
| KR950004401A (ko) | 반도체소자 제조방법 | |
| KR950034778A (ko) | 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |