KR950034778A - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR950034778A
KR950034778A KR1019940009835A KR19940009835A KR950034778A KR 950034778 A KR950034778 A KR 950034778A KR 1019940009835 A KR1019940009835 A KR 1019940009835A KR 19940009835 A KR19940009835 A KR 19940009835A KR 950034778 A KR950034778 A KR 950034778A
Authority
KR
South Korea
Prior art keywords
electrode
contact
word line
capacitor
charge storage
Prior art date
Application number
KR1019940009835A
Other languages
English (en)
Other versions
KR100278911B1 (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940009835A priority Critical patent/KR100278911B1/ko
Publication of KR950034778A publication Critical patent/KR950034778A/ko
Application granted granted Critical
Publication of KR100278911B1 publication Critical patent/KR100278911B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 캐패시터를 구비하는 반도체소자에서 워드라인 스트랩 부분에서 워드라인 및 워드라인 스트랩용 금속배선의 사이에 각각의 층과 접촉되는 캐패시터를 형성하거나, 비트라인 형성시 워드선의 상측에도 고립된 도전층 패턴을 형성하고 그 상측에 캐패시터를 형성하였으므로, 셀영역과 주변회로 영역간의 캐패시터 및 비트라인에 의한 단차가 발생하지 않아 워드라인 스트랩용 금속배선을 형성하기 위한 사진현상 공정시 촛점심도의 여유도가 증가되어 공정수율 및 소자동작의 신뢰성이 향상된다.

Description

반도체소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 다른 실시예에 따른 워드라인 스트랩 부분의 반도체소자의 단면도.

Claims (5)

  1. 소자분리 절연막과 워드라인과 소오스 전극 및 드레인 전극을 구비하여 드레인 전극에 비트라인이 접촉되고, 소오스 전극에 캐패시터의 전하보존전극이 접촉되는 반도체소자에 있어서, 상기 워드라인의 스트랩 부분에서 워드라인과 전하보존전극이 접촉되는 캐패시터와, 상기 캐패시터의 전하보존전극과 접촉되는 워드라인 스트랩용 금속배선을 구비하는 반도체소자.
  2. 소자분리 절연막과 워드라인과 소오스 전극 및 드레인 전극을 구비하여 드레인 전극에 비트라인이 접촉되고, 소오스 전극에 캐패시터의 전하보존전극이 접촉되는 반도체소자에 있어서, 상기 워드라인의 스트랩 부분에서 워드라인과 전하보존전극이 접촉되는 캐패시터와, 상기 워드라인 스트랩 부분의 워드라인과 캐패시터의 사이에 개재되어 있는 고립된 도전층 패턴과, 상기 캐패시터의 전하보존전극과 접촉되는 워드라인 스트랩용 금속 배선을 구비하는 반도체소자.
  3. 소자분리를 위한 소자분리 절연막과 게이트전극과 소오스 전극 및 드레인 전극을 구비하는 반도체기판상에 제1층간 절연막을 도포하는 공정과, 상기 드레인전극상의 제1층간 절연막을 제거하여 비트라인 콘택홀을 형성하는 공정과, 상기 비트라인 콘택홀에 접속되는 도전층 패턴으로된 비트라인을 형성하는 공정과, 상기 구조의 전표면에 제2층간절연막을 형성하는 공정과, 상기 소오스 전극에서 전하보존전극 콘택으로 예정된 부분 및 상기 게이트 전극에서 워드라인 스트랩으로 예정된 부분상의 제2 및 제1층간절연막을 순차적으로 제거하여 전하보존전극 콘택홀들을 형성하는 공정과, 상기 전하보존전극 콘택홀을 통해 상기 노출되어 있는 소오스전극이나 게이트전극과 접촉되는 소형상의 전하보존전극을 형성하는 공정과, 상기 전하보존전극상에 유전막 및 플레이트 전극을 순차적으로 형성하여 캐패시터를 구성하는 공정과, 상기 구조의 전표면 제3층간절연막을 형성하는 공정과, 상기 게이트전극과 접촉되어 있는 캐패시터의 전하보존전극의 일측을 노출시키는 워드라인 스트랩용 콘택홀을 형성하는 공정과, 상기 워드라인 스트랩용 콘택홀에 접속되는 워드라인 스트랩용 금속배선을 형성하는 공정을 구비하는 반도체 소자의 제조방법.
  4. 제3항에 있어서, 비트라인 콘택홀 형성공정시 상기 게이트전극의 워드라인 스트랩으로 예정되어 있는 부분을 함께 노출시키고, 비트라인 형성시 상기 게이트전극과 접촉되는 고립된 도전층 패턴을 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제3항에 있어서, 상기 게이트전극상에 형성되어 있는 캐패시터의 전하보존전극의 일출을 노출시킨후, 제3절연막을 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940009835A 1994-05-04 1994-05-04 반도체소자 및 그 제조방법 KR100278911B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940009835A KR100278911B1 (ko) 1994-05-04 1994-05-04 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940009835A KR100278911B1 (ko) 1994-05-04 1994-05-04 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR950034778A true KR950034778A (ko) 1995-12-28
KR100278911B1 KR100278911B1 (ko) 2001-02-01

Family

ID=66682467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009835A KR100278911B1 (ko) 1994-05-04 1994-05-04 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100278911B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980057121A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980057121A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 제조방법

Also Published As

Publication number Publication date
KR100278911B1 (ko) 2001-02-01

Similar Documents

Publication Publication Date Title
KR930009079A (ko) 반도체 기억장치 및 그 제조방법
KR980006303A (ko) 반도체 장치의 커패시터 제조방법
KR950004516A (ko) 반도체 기억장치의 제조방법
KR950034516A (ko) 반도체 소자 및 그 제조방법
KR950034778A (ko) 반도체소자 및 그 제조방법
KR950026000A (ko) 반도체 메모리장치 및 그 제조방법
KR940012614A (ko) 고집적 반도체 접속장치 및 그 제조방법
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR19990016224A (ko) 플레이트 전극 하부에 더미 비트라인을 갖는 반도체 장치의제조방법
KR960002842A (ko) 반도체소자의 전하보존전극 제조방법
KR970051931A (ko) 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크
KR960026212A (ko) 반도체 소자의 콘택홀 형성방법
KR940016735A (ko) 반도체 소자의 금속 배선 제조 방법
KR940016479A (ko) 반도체 소자의 콘택제조방법
KR970003959A (ko) 캐패시터의 전하저장전극 형성방법
KR970053944A (ko) 반도체 메모리장치 및 그 제조방법
KR950034419A (ko) 반도체 소자 및 그 제조방법
KR960039356A (ko) 반도체 소자의 전하저장전극 제조방법
KR950025869A (ko) 콘택홀 형성방법
KR930014972A (ko) 고집적 소자의 콘택제조방법
KR970053959A (ko) 반도체 장치의 제조 방법
KR920003521A (ko) 적층형 캐패시터 셀의 구조 및 제조방법
KR970013356A (ko) 커패시터 제조 방법
KR950004501A (ko) 반도체 메모리 장치 및 그의 제조방법
KR960002564A (ko) 반도체소자의 콘택 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee