KR920022554A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR920022554A KR920022554A KR1019910007883A KR910007883A KR920022554A KR 920022554 A KR920022554 A KR 920022554A KR 1019910007883 A KR1019910007883 A KR 1019910007883A KR 910007883 A KR910007883 A KR 910007883A KR 920022554 A KR920022554 A KR 920022554A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- semiconductor substrate
- thickness
- manufacturing
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000005530 etching Methods 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (a)-(e)는 본 발명에 따른 수직전계필드를 감소시키는 반도체장치의 제조공정도이다.
Claims (2)
- 소자격리된 반도체기판상에 게이트산화막, 폴리실리콘, LTO를 차례로 도포한 후 게이트형성영역의 양단의 상기 반도체기판의 일정영역까지 노출되도록 식각하는공정과, 노출된 상기 반도체기판의 표면을 산화시켜 원하는 두께의 부가산화막을 형성하는 공정과, 상기 부가산화막을 소정의 두께만 남기고 식각하고 불순물을 이온주입하여 소오스 및 드레인 영역을 형성시키는 공정으로 이루어진 반도체장치의 제조방법.
- 제1항에 있어서, 상기 부가산화막의 식각공정은 습식식각으로 200Å의 두께만 남기도록 함을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910007883A KR940002401B1 (ko) | 1991-05-15 | 1991-05-15 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910007883A KR940002401B1 (ko) | 1991-05-15 | 1991-05-15 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920022554A true KR920022554A (ko) | 1992-12-19 |
| KR940002401B1 KR940002401B1 (ko) | 1994-03-24 |
Family
ID=19314489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910007883A KR940002401B1 (ko) | 1991-05-15 | 1991-05-15 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940002401B1 (ko) |
-
1991
- 1991-05-15 KR KR1019910007883A patent/KR940002401B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940002401B1 (ko) | 1994-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900019245A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR920022554A (ko) | 반도체장치의 제조방법 | |
| KR960019769A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR920020595A (ko) | 반도체 장치의 제조방법 | |
| KR920015572A (ko) | 반도체 장치의 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR930003423A (ko) | 반도체 장치의 제조방법 | |
| KR920016611A (ko) | 금속실리사이드 보호층 제조방법 | |
| KR920015531A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR920015433A (ko) | 모스 트렌지스터 공정방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR920015442A (ko) | 반도체 기억소자 제조방법 | |
| KR930006982A (ko) | 모스펫 (mosfet) 제조 방법 | |
| KR970054209A (ko) | 트랜지스터 및 그 트랜지스터를 이용한 마스크 롬 제조방법 | |
| KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
| KR960019603A (ko) | 박막 트랜지스터의 제조방법 | |
| KR960035897A (ko) | 박막 트랜지스터 제조방법 | |
| KR920013601A (ko) | 모스 트랜지스터 제조방법 | |
| KR920013746A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR920022552A (ko) | 라운드 트랜치 게이트를 갖는 반도체메모리소자의 제조방법 | |
| KR920017215A (ko) | 실리콘 성장을 이용한 soi의 제조방법 | |
| JPS641275A (en) | Semiconductor device | |
| KR920013677A (ko) | 박막 트랜지스터와 그 제조방법 | |
| KR940020593A (ko) | 실리콘 온 인슐레이터(soi) 구조의 모스 전계효과 트랜지스터(mosfet) 및 그의 제조방법 | |
| KR930015084A (ko) | 박막 트랜지스터의 구조와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030218 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |