KR920013677A - 박막 트랜지스터와 그 제조방법 - Google Patents

박막 트랜지스터와 그 제조방법 Download PDF

Info

Publication number
KR920013677A
KR920013677A KR1019900020345A KR900020345A KR920013677A KR 920013677 A KR920013677 A KR 920013677A KR 1019900020345 A KR1019900020345 A KR 1019900020345A KR 900020345 A KR900020345 A KR 900020345A KR 920013677 A KR920013677 A KR 920013677A
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
amorphous silicon
electrode
Prior art date
Application number
KR1019900020345A
Other languages
English (en)
Other versions
KR930011175B1 (ko
Inventor
권순길
권영찬
Original Assignee
김정배
삼성전관 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김정배, 삼성전관 주식회사 filed Critical 김정배
Priority to KR1019900020345A priority Critical patent/KR930011175B1/ko
Publication of KR920013677A publication Critical patent/KR920013677A/ko
Application granted granted Critical
Publication of KR930011175B1 publication Critical patent/KR930011175B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음

Description

박막 트랜지스터와 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 박막 트랜지스터의 개략적 단면도.

Claims (3)

  1. 기판상에 소정 패턴으로 순차 적층형성되는 게이트 전극, 반도체층, 소오스 전극, 드레인 전극, 상기 게이트전극과 비정질 실리콘층의 사이에 개재되는 게이트 절연층, 상기 비정질 실리콘층과 상기 소오스 및 드레인 전극의 사이에 개재되는 오막층, 상기 소오스 전극과 드레인 전극 사이로 노출되는 상기 비정질 실리콘층의 표면에 형성되는 보호층을 구비한 박막 트랜지스터에 있어서, 상기 보호층이 상기 비정질 실리콘층과 일체로 형성되며, 그 소재는 질화 규소인 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 기술된 박막 트랜지스터의 보호층을 형성하는 방법에 있어서, 소오스 전극과 드레인 전극의 사이로 노출되는 비정질 실리콘층에 질소를 침투시켜, 질소가 침투된 비정질 실리콘층의 표피의 일정 두께가 질화 규소로 된 보호층이 형성되게 하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 보호층 형성단계가 상기 반도체층의 상부 양측에 소오스 전극과 드레인 전극이 형성된후에 수행되도록 하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019900020345A 1990-12-11 1990-12-11 박막 트랜지스터와 그 제조방법 KR930011175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900020345A KR930011175B1 (ko) 1990-12-11 1990-12-11 박막 트랜지스터와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900020345A KR930011175B1 (ko) 1990-12-11 1990-12-11 박막 트랜지스터와 그 제조방법

Publications (2)

Publication Number Publication Date
KR920013677A true KR920013677A (ko) 1992-07-29
KR930011175B1 KR930011175B1 (ko) 1993-11-24

Family

ID=19307351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020345A KR930011175B1 (ko) 1990-12-11 1990-12-11 박막 트랜지스터와 그 제조방법

Country Status (1)

Country Link
KR (1) KR930011175B1 (ko)

Also Published As

Publication number Publication date
KR930011175B1 (ko) 1993-11-24

Similar Documents

Publication Publication Date Title
KR910017676A (ko) 박막트랜지스터
EP0270323A3 (en) A thin-film transistor
KR960015929A (ko) 반도체장치 및 그 제조공정
KR890013786A (ko) 비정질 실리콘 박막 트랜지스터 어레이 기판 및 그 제조방법
KR850005163A (ko) 전계효과형 트랜지스터의 제조방법
KR910019260A (ko) 반도체장치및 그의 제조방법
KR890004444A (ko) Mos트랜지스터
KR930014990A (ko) 반도체장치 및 그 제조방법
KR960032776A (ko) 박막 트랜지스터 및 그 제조방법
KR920013677A (ko) 박막 트랜지스터와 그 제조방법
KR930001502A (ko) 박막 트랜지스터와 이것을 제조하기위한 방법
KR960019769A (ko) 박막트랜지스터 및 그 제조방법
KR910017646A (ko) 플라즈마 산화를 이용한 박막 fet트랜지스터의 제조방법
KR960026428A (ko) 박막트랜지스터의 제조방법
KR950002058A (ko) 박막 트랜지스터 제조방법
KR900005561A (ko) 반도체장치
KR920010932A (ko) 박막 트랜지스터
KR930001488A (ko) Mos 장치 및 그 제조방법
KR920003534A (ko) 박막트랜지스터의 제조방법
KR920020768A (ko) 박막트랜지스터와 그것의 제조방법
KR920022555A (ko) 반도체 장치의 제조방법
KR920022554A (ko) 반도체장치의 제조방법
KR910003825A (ko) Mos fet의 제조방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법
KR970052785A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 17

EXPY Expiration of term