KR910017646A - 플라즈마 산화를 이용한 박막 fet트랜지스터의 제조방법 - Google Patents
플라즈마 산화를 이용한 박막 fet트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR910017646A KR910017646A KR1019900004100A KR900004100A KR910017646A KR 910017646 A KR910017646 A KR 910017646A KR 1019900004100 A KR1019900004100 A KR 1019900004100A KR 900004100 A KR900004100 A KR 900004100A KR 910017646 A KR910017646 A KR 910017646A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- fet transistor
- plasma oxidation
- film fet
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 4
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 230000003647 oxidation Effects 0.000 title claims 2
- 238000007254 oxidation reaction Methods 0.000 title claims 2
- 238000000034 method Methods 0.000 title 1
- 239000010410 layer Substances 0.000 claims 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 3
- 229910052782 aluminium Inorganic materials 0.000 claims 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000003672 processing method Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3도는 본 발명에 의한 박막트랜지스터의 종단면도, 제 4도의 (가)내지 (마)는 제 3도의 제조공정을 나타내는 참고도.
Claims (1)
- 유리기판, 게이트전극은 Cr, 절연층인 SiN층, 반도체물질인 a-Si층(4), n+a-Si층(3) 및 알루미늄층(5)이 차례로 적층 형성되는 박막 FET 트랜지스터에 있어서, 상기 a-Si층(4), n+a-Si층(3) 및 알루미늄층(5)을 차례로 적층증착시킨 공정이후에는 플라즈마 산화기법으로 n+A-Si층(3)과 a-Si층(3)과 a-Si층(4)의 사이에 SiO2층(1)을 형성함과 동시에 상기 알루미늄층(5)의 외표층에는 AI2O3층(3)이 형성되어질 수 있도록한 처리방법을 특징으로 하는 플라즈마 산화를 이용한 박막 FET 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900004100A KR0152529B1 (ko) | 1990-03-27 | 1990-03-27 | 플라즈마 산화를 이용한 박막 fet 트랜지스터의 제조방법 |
| JP3132415A JPH05136416A (ja) | 1990-03-27 | 1991-03-27 | プラズマ酸化を利用した薄膜トランジスタ及びその方法 |
| US08/280,241 US5470769A (en) | 1990-03-27 | 1994-07-25 | Process for the preparation of a thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900004100A KR0152529B1 (ko) | 1990-03-27 | 1990-03-27 | 플라즈마 산화를 이용한 박막 fet 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910017646A true KR910017646A (ko) | 1991-11-05 |
| KR0152529B1 KR0152529B1 (ko) | 1998-10-01 |
Family
ID=19297392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900004100A KR0152529B1 (ko) | 1990-03-27 | 1990-03-27 | 플라즈마 산화를 이용한 박막 fet 트랜지스터의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05136416A (ko) |
| KR (1) | KR0152529B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502096B1 (ko) * | 1998-03-20 | 2005-12-02 | 삼성전자주식회사 | 알루미늄막과 아이티오막의 접촉 구조 및 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법 |
| CN102157565A (zh) * | 2011-01-18 | 2011-08-17 | 北京大学深圳研究生院 | 一种薄膜晶体管的制作方法 |
| KR101955336B1 (ko) * | 2012-03-13 | 2019-03-07 | 삼성전자주식회사 | 광 센싱 트랜지스터, 이의 제조방법 및 이를 채용한 디스플레이 패널 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825268A (ja) * | 1981-08-07 | 1983-02-15 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| JPS6449272A (en) * | 1987-08-20 | 1989-02-23 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1990
- 1990-03-27 KR KR1019900004100A patent/KR0152529B1/ko not_active IP Right Cessation
-
1991
- 1991-03-27 JP JP3132415A patent/JPH05136416A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR0152529B1 (ko) | 1998-10-01 |
| JPH05136416A (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0270323A3 (en) | A thin-film transistor | |
| JPS5499576A (en) | Thin-film transistor and its manufacture | |
| KR910017646A (ko) | 플라즈마 산화를 이용한 박막 fet트랜지스터의 제조방법 | |
| KR960032776A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR960026428A (ko) | 박막트랜지스터의 제조방법 | |
| KR930005239A (ko) | Tft의 제조방법 | |
| KR950004592A (ko) | 박막트랜지스터 제조방법 | |
| KR920020768A (ko) | 박막트랜지스터와 그것의 제조방법 | |
| KR920013677A (ko) | 박막 트랜지스터와 그 제조방법 | |
| KR950012764A (ko) | 박막트랜지스터 제조방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR920003534A (ko) | 박막트랜지스터의 제조방법 | |
| KR930001488A (ko) | Mos 장치 및 그 제조방법 | |
| KR940022897A (ko) | 박막트랜지스터 제조방법 | |
| KR950030384A (ko) | 박막 트랜지스터 구조 | |
| JPS54129982A (en) | Semiconductor device | |
| JPS5749271A (en) | Insulated-gate type field-effect semiconductor device | |
| KR930005256A (ko) | Mesfet 반도체 장치 제조방법 | |
| KR910001932A (ko) | Tft 제조방법 | |
| KR950021463A (ko) | 박막트랜지스터 제조방법 | |
| KR900015350A (ko) | 비정질 규소 박막 트랜지스터 | |
| KR940010309A (ko) | 박막 트랜지스터 및 이의 제조방법 | |
| KR950004594A (ko) | 게이트 단차를 개선한 박막트랜지스터 | |
| KR920022554A (ko) | 반도체장치의 제조방법 | |
| KR870011700A (ko) | 박막 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070402 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |