KR920015572A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR920015572A
KR920015572A KR1019910000631A KR910000631A KR920015572A KR 920015572 A KR920015572 A KR 920015572A KR 1019910000631 A KR1019910000631 A KR 1019910000631A KR 910000631 A KR910000631 A KR 910000631A KR 920015572 A KR920015572 A KR 920015572A
Authority
KR
South Korea
Prior art keywords
film
poly
manufacturing
semiconductor device
capacitor
Prior art date
Application number
KR1019910000631A
Other languages
English (en)
Other versions
KR940001894B1 (ko
Inventor
손해윤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910000631A priority Critical patent/KR940001894B1/ko
Publication of KR920015572A publication Critical patent/KR920015572A/ko
Application granted granted Critical
Publication of KR940001894B1 publication Critical patent/KR940001894B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 장치의 제조공정도이다.

Claims (5)

  1. 반도체 기판(21)상에 필드 산화막(22)과 산화막(23)을 성장시키는 공정과, 폴리 실리콘막(24)을 기판전면에 도포하고, POCl3를 증착시키는 공정과, 폴리실리콘막 (24)을 사진식각하여 제1폴리를 형성하는 공정과, 산화막을 열적으로 성장시켜 모스 트랜지스터의 게이트 산화막(26′)과 캐패시터 유전체막(26″)을 형성하는 공정과, 폴리실리콘막(27)을 도포한 다음 사진식각하여 제2폴리를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 캐패시터의 유전체막(26″)의 두께는 POCl3의 농도에 따라 조절되어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 제1폴리는 캐패시터의 하부전극(24)으로 사용되어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 제2폴리는 모스 트랜지스터의 게이트 전극(27′)과 캐패시터의 상부전극(27″)으로 사용되는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항에 있어서, 제2폴리로 폴리실리콘막 대신 폴리사이드막이나 실리사이드막을 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910000631A 1991-01-16 1991-01-16 반도체 장치의 제조방법 KR940001894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910000631A KR940001894B1 (ko) 1991-01-16 1991-01-16 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910000631A KR940001894B1 (ko) 1991-01-16 1991-01-16 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR920015572A true KR920015572A (ko) 1992-08-27
KR940001894B1 KR940001894B1 (ko) 1994-03-10

Family

ID=19309886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000631A KR940001894B1 (ko) 1991-01-16 1991-01-16 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR940001894B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418722B1 (ko) * 2001-07-09 2004-02-18 주식회사 하이닉스반도체 아날로그 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418722B1 (ko) * 2001-07-09 2004-02-18 주식회사 하이닉스반도체 아날로그 소자의 제조 방법

Also Published As

Publication number Publication date
KR940001894B1 (ko) 1994-03-10

Similar Documents

Publication Publication Date Title
KR900019245A (ko) 박막트랜지스터 및 그 제조방법
KR900017095A (ko) 반도체장치의 실리사이드 형성방법
KR950021529A (ko) 평면구조 모스 트랜지스터 및 그 제조방법
KR920015572A (ko) 반도체 장치의 제조방법
KR910019234A (ko) 다이나믹형 메모리의 제조방법
KR920015433A (ko) 모스 트렌지스터 공정방법
KR930001488A (ko) Mos 장치 및 그 제조방법
KR920022554A (ko) 반도체장치의 제조방법
KR920015532A (ko) 디램 셀 제조방법
KR920013601A (ko) 모스 트랜지스터 제조방법
KR920010913A (ko) 고집적 모스 기억소자의 스택 커패시터 제조방법
KR930011300A (ko) 마스크롬 제조방법
KR950004548A (ko) 반도체소자 제조방법
KR940008097A (ko) 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법
KR920015531A (ko) 반도체 메모리소자의 커패시터 제조방법
KR920018931A (ko) 반도체장치의 게이트 전극 구조 및 그 형성방법
KR920015424A (ko) 반도체 제조 방법
KR920013720A (ko) 폴리마이드를 이용한 반도체 메모리소자의 커패시터 제조방법
KR920015592A (ko) Ldd구조의 트랜지스터 제조방법
KR920015568A (ko) 메모리 집적회로의 트랜지스터 제조방법
KR960043288A (ko) 반도체 박막트렌지스터(tft)와 그 형성방법
KR900015350A (ko) 비정질 규소 박막 트랜지스터
KR940022897A (ko) 박막트랜지스터 제조방법
KR920022492A (ko) 반도체 소자의 폴리사이드 라인 형성 방법
KR920013775A (ko) 트랜치 사용 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee