DE4208129C2

DE4208129C2 - Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung

Info

Publication number: DE4208129C2
Application number: DE4208129A
Authority: DE
Inventors: Young Kwon Jun
Original assignee: Goldstar Electron Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1991-03-15
Filing date: 1992-03-13
Publication date: 2001-08-09
Anticipated expiration: 2012-03-14
Also published as: US5270561A; DE4208129A1; TW203146B; JP2518767B2; JPH05102425A; US5346847A

Description

Die Erfindung betrifft ein Halbleiterspeicherbauelement mit einer Vielzahl von Einheitszellen und ein Verfahren zu seiner Herstellung, wobei Bitleitungen und Speicherknoten überlappt werden, um den Integrations grad zu verbessern.

In Fig. 7(a) bis (d) sind Schnitte zum Herstellungsprozeß eines normalen Halbleiterspeicherbauelements entsprechend dem in IEDM 88, S. 596 bis 599 gezeigten Stand der Technik dargestellt.

Zunächst werden, wie in Fig. 7(a) gezeigt, ein Gate 2, ein Source- und Drain-Bereich 3 und eine Oxidschicht 4 nacheinan der auf einem Halbleitersubstrat 1 ausgebildet.

Wie in Fig. 7(b) dargestellt, wird ein Bitleitungskontakt ge bildet, und eine Bitleitung 5 aus hochschmelzendem Metall oder Silizid sowie eine Oxidschicht 6 werden aufgebracht und dann strukturiert, um einen festgelegten Teil einzugrenzen.

Wie in Fig. 7(c) gezeigt, wird auf beiden Seiten der Oxid schicht 6 und der Bitleitung 5 eine Seitenwand 7 aus einer Oxidschicht ausgebildet.

Wie in Fig. 7(d) gezeigt, wird ein aus einem Speicherknoten 8, einer dielektrischen Schicht 9 und einer Platte 10 beste hender Kondensator ausgebildet, womit die Herstellung einer Einheitszelle des be kannten Halbleiterspeicherbauelements beendet ist.

Bei dem nach dem obigen herkömmlichen Verfahren hergestellten Halbleiterspeicherbauelement sind jedoch, wie aus Fig. 8 er sichtlich, die Bitleitung 5 und der Speicherknoten 8 räumlich getrennt, und der aktive Bereich (AR) ist diagonal zur Wort leitung 2 und zur Bitleitung 5 ausgerichtet. Damit vergrößert sich die Fläche der Einheitszelle, und die bei der Verarbei tung entstehende Verwindung des aktiven Bereichs (AR) bewirkt eine Deformation.

Aus der IEDM 88, Seite 592-595 ist ein Speicherbauelement mit gestapeltem Kondensator bekannt. Die Bitleitung über lappt den Speicherknoten nur in einem Kantenbereich und der Speicherknoten und die Bitleitung sind versetzt zueinander angeordnet.

Weiterhin ist aus IEEE, Transaction on Electron Devices, Vol. 38, Nr. 2, Februar 1991, Seite 255 bis 260, ein Speicherbauelement bekannt, bei dem der tiefe Bereich diago nal angeordnet ist.

Eine Aufgabe der Erfindung ist die Bereitstellung eines Halb leiterspeicherbauelements mit einer Vielzahl von Einheitszellen und eines Verfahrens zu seiner Her stellung, bei dem die Fläche der Einheitszelle verringert ist und Störungen vermieden werden.

Diese Aufgabe wird mit den Merkmalen der Patentansprüche ge löst.

Nach dem Grundgedanken der Erfindung verläuft ein aktiver Be reich in der gleichen Richtung wie eine Bitleitung und zur Verbesserung des Integrationsgrades überlappt je eine Bitleitung mit je einem Speicherknoten.

Um die obige Aufgabe zu lösen, wird ein Halbleiterspeicher bauelement geschaffen, in dem Bitleitungen senkrecht zu Wortleitungen ausgebildet und Speicherknoten in der gleichen Richtung wie Bitleitungsringe ausgebildet sind, die als Bitleitungen dienen, die mit den genannten Bit leitungen zu überlappen sind.

Ferner bietet die Erfindung ein Verfahren zur Herstellung eines Halbleiterspeicherbauelements.

Einzelheiten der Erfindung werden nachstehend anhand bevorzugter Ausführungsbeispiele und anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 einen Ausschnitt eines Layouts eines Halbleiterspeicherbauelements mit Über lappung einer Bitleitung und eines Speicherknotens nach einem ersten bevorzugten Ausführungsbeispiel der Erfindung;

Fig. 2(a) bis (f) Schnitte längs der Linie A-A' von Fig. 1 zum Herstellungsprozeß für ein erfindungsgemäßes Halblei terspeicherbauelement;

Fig. 3(a) bis (f) Schnitte längs der Linie B-B' von Fig. 1 zum Herstellungsprozeß für ein erfindungsgemäßes Halblei terspeicherbauelement;

Fig. 4 einen Ausschnitt eines Layouts eines Halbleiterspeicherbauelements mit Über lappung einer Bitleitung und eines Speicherknotens nach einem zweiten bevorzugten Ausführungsbeispiel der Erfindung;

Fig. 5(a) bis (i) Schnitte längs der Linie A-A' von Fig. 4 zum Herstellungsprozeß für ein erfindungsgemäßes Halblei terspeicherbauelement;

Fig. 6(a) bis (i) Schnitte längs der Linie B-B' von Fig. 4 zum Herstellungsprozeß für ein erfindungsgemäßes Halblei terspeicherbauelement

Fig. 7(a) bis (d) ein Verfahrensschema für die Herstellung eines bekannten Halbleiterspeicherbauelements; und

Fig. 8 ein Layout einer Einheitszelle eines Halbleiterspeicherbauelements nach Fig. 7.

Anhand der Zeichnungen und bevorzugter Ausführungsbeispiele der Erfindung werden nachstehend ein Halbleiterspeicherbau elements, in dem die Bitleitungen senkrecht zu den Wortleitungen ausgerichtet sind, sowie Verfahren zu seiner Her stellung näher erläutert.

Fig. 1 zeigt ausschnittweise das Layout eines Halbleiterspeicherbauelements, in dem eine Bitleitung und ein Speicherknoten nach dem ersten Ausführungsbeispiel der Erfindung überlappt werden, Fig. 2a) bis (f) zeigen Schnitte längs der Linie A-A' von Fig. 1 zum Herstellungsprozeß des Halbleiterspeicherbauelements, und Fig. 3(a) bis (f) zeigen Schnitte längs der Linie B-B' von Fig. 1 zum Herstellungsprozeß des Halbleiterspeicherbauelements.

Das Herstellungsverfahren für eine Einheitszelle für das Halbleiterspeicherbauelement nach dem ersten Ausführungsbeispiel der Erfindung wird nach stehend unter Bezugnahme auf Fig. 2 und Fig. 3 erläutert.

Wie in Fig. 2(a) und Fig. 3(a) gezeigt, werden ein Feldoxid 12 zur Isolierung der Bauelemente, ein als Wortleitung die nendes Gate 13, ein Source- und Drain-Bereich 14a, 14b und eine Oxidschicht 15, die das Gate 13 überdeckt, nacheinander auf einem Halbleitersubstrat 11 ausgebildet, und in einem ver senkten Kontaktbereich wird durch einen Beschichtungs- und Rückätzprozeß eine dotierte Polysiliziumschicht 16 einge bracht. Auf die gesamte Oberfläche wird eine Oxidschicht 17 aufgebracht und dann im Bitleitungskontaktbereich wieder ent fernt.

Danach wird, wie in Fig. 2(b) und Fig. 3(b) gezeigt, eine do tierte Polysiliziumschicht 18 nochmals durch den Beschich tungs- und Rückätzprozeß in den Bitleitungskontaktbereich eingebracht. Auf die gesamte Oberfläche wird eine hochschmel zende Metallschicht 19 aufgebracht und dann im versenkten Kontaktbereich wieder entfernt, um die Bitleitung auszubil den.

Wie in Fig. 2(c) und Fig. 3(c) gezeigt, wird auf die gesamte Oberfläche die Isolierschicht 20 aus BPSG (Borphosphorsili katglas) oder O₃-BPSG zum Einebnen der Oberfläche aufgebracht und dann durch einen Ätzprozeß bis auf einen Bereich inner halb der Breite der hochschmelzenden Metallschicht 19 wieder entfernt.

Wie in Fig. 2(d) und Fig. 3(d) gezeigt, wird eine hochschmel zende Metallschicht 21 aufgebracht und durch isotropes Abät zen wieder entfernt, um die Seitenwand (im folgenden als Bit leitungsring bezeichnet) an der Seite der Metallschicht 19 und der Isolierschicht 20 zum Einebnen der Oberfläche auszu bilden.

Im ersten Ausführungsbeispiel wird die Bitleitung 19 ausge bildet, die Oberfläche wird durch die Isolierschicht 20 aus geglichen, und dann wird der Bitleitungsring 21 ausgebildet, um die Bitleitung mit einem im nachfolgenden Prozeß auszubil denden Speicherknoten in gleicher Richtung zu überlappen.

Dabei dient der aus der hochschmelzenden Metallschicht beste hende Bitleitungsring 21 als Bitleitung und wird auf dem obe ren Absatz der Bitleitung 19 ausgebildet.

Wie in Fig. 2(e) und Fig. 3(e) gezeigt, wird auf die gesamte Oberfläche eine Oxidschicht 22 aufgebracht, und die Oxidschichten 17 und 22 im versenkten Kontaktbereich werden entfernt.

Schließlich wird, wie in Fig. 2(f) und 3(f) gezeigt, ein aus einem Speicherknoten 23, einer dielektrischen Schicht 24 und einer Platte 25 bestehender Kondensator ausgebildet. Damit ist die Herstellung einer Einheitszelle des Halbleiterspeicherbauelements mit Überlappung der Bitleitung und des Speicherknotens beendet.

In dem nach obigen Verfahren hergestellten Halbleiter speicherbauelement sind, wie in Fig. 1 gezeigt, der Bitleitungs abschnitt 19 senkrecht zur Wortleitung 13 und der Speicherknoten 23 in gleicher Richtung wie der Bitleitungsring 21 ausgebildet, der zusammen mit dem Bitleitungsabschnitts 19 als den Speicherknoten 23 in gerader Linie überlap pende Bitleitung dient.

In dem oben beschriebenen Halbleiterspeicherbauelement, in wel chem die Bitleitung 19 und der Speicherknoten 23 in gerader Linie überlappt sind, entsteht kein verwundener Teil. Damit vergrößert sich die Kondensatorfläche und der Integrations grad kann verbessert werden.

Fig. 4 zeigt ausschnittsweise das Layout des erfindungsgemäßen Halbleiterspeicherbauelements, in dem die Bitleitung mit einem Speicherknoten nach dem zweiten Ausführungsbeispiel der Erfindung überlappt wird, Fig. 5(a) bis (i) zeigen Schnitte längs der Linie A-A' von Fig. 4 zum Herstellungsverfahren des Halbleiterspeicherbauelements und Fig. 6(a) bis (i) zeigen Schnitte längs der Linie B-B' von Fig. 4 zum Herstellungsverfahren des Halbleiterspeicherbau elements.

Das Herstellungsverfahren für das Halbleiterspeicherbauelement nach dem zweiten Ausführungsbeispiel der Erfindung wird nach stehend unter Bezugnahme auf Fig. 5 und Fig. 6 erläutert.

Wie in Fig. 5(a) und Fig. 6(a) gezeigt, werden nacheinander auf dem Halbleitersubstrat 61 das Feldoxid 62, das Gate 63, das als Wortleitung dient, der Source- und Drain-Bereich 64a, 64b und die das Gate 63 überdeckende Oxidschicht 65 ausgebildet, und auf die gesamte Oberfläche werden die Nitridschicht 66 und die Oxidschicht 67 aufgebracht.

Danach werden, wie in Fig. 5(b) und Fig. 6(b) gezeigt, die Nitridschicht 66 und die Oxidschicht 67 im Bitleitungs kontaktbereich entfernt, und auf die gesamte Oberfläche wird die Polysiliziumschicht 68 aufgebracht.

Dann wird, wie in Fig. 5(c) und Fig. 6(c) dargestellt, zur Bildung der Seitenwand (Bitleitungsring) an der Seite der Ni tridschicht 66 und der Oxidschicht 67 die Polysiliziumschicht 68 nach dem isotropen Ätzverfahren geätzt, und die Bitleitung 69 aus Silizid bzw. aus hochschmelzendem Metall wird ausge bildet.

Wie in Fig. 5(d) und Fig. 6(d) gezeigt, werden die Isolier schicht 70 aus BPSG oder O₃-BPSG usw. zum Einebnen der Ober fläche und die Nitridschicht 71 aufgebracht, und dann werden die Nitridschicht 71, die Isolierschicht 70 und die Bitlei tung 69 in einem Kondensatorkontaktbereich entfernt.

Dabei kann für die Isolierschicht 70 zum Einebnen der Ober fläche auch eine Oxidschicht verwendet werden.

Wie in Fig. 5(e) und Fig. 6(e) gezeigt, wird auf die gesamte Oberfläche eine Nitridschicht aufgebracht und nach dem isotropen Ätzverfahren geätzt, um die Seitenwand 72 auszubil den, wobei die Oxidschicht 67 freigelegt wird.

Wie in Fig. 5(f) und Fig. 6(f) gezeigt, wird die Oxidschicht 67 nach dem isotropen Ätzverfahren entfernt, um die Nitrid schicht 66 im Kondensatorkontaktbereich freizulegen.

Danach werden, wie in Fig. 5(g) und Fig. 6(g) gezeigt, die freiliegenden Nitridschichten 66 und 72 entfernt und, wie in Fig. 5(h) und Fig. 6(h) dargestellt, eine Oxidschicht aufge bracht und nach dem isotropen Ätzverfahren wieder entfernt, um die Seitenwand 73 auszubilden.

Schließlich wird, wie in Fig. 5(i) und Fig. 6(i) gezeigt, ein aus dem Speicherknoten 74, der dielektrischen Schicht 75 und der Belegung 76 bestehender Kondensator ausgebildet. Damit ist die Herstellung des Halbleiterspeicherbauelements mit Überlappung der Bitleitung und des Speicherknotens beendet.

Im zweiten Ausführungsbeispiel werden der Bitleitungsring 68 und die Bitleitung 69 nacheinander ausgebildet und die Ober fläche wird unter Verwendung der Isolierschicht 70 eingeeb net, so daß der Bitleitungsring 68 auf dem unteren Absatz der Bitleitung 69 entsteht.

In dem nach dem oben beschriebenen Verfahren hergestellten Halbleiterspeicherbauelement sind, wie in Fig. 4 dargestellt, der Bitleitungsabschnitt 69 senkrecht zur Wortleitung 63 und der Spei cherknoten 74 in der gleichen Richtung wie der Bitleitungs ring 68 ausgebildet, der zusammen mit dem Bitleitungsabschnitt 69 als Bitleitung dient und auf dem un teren Absatz der Bitleitung 69 ausgebildet ist, die mit der Bitleitung 19 in gerader Linie überlappt wird.

In dem obenerwähnten Halbleiterspeicherbauelement, in welchem die Bitleitung 69 und der Speicherknoten 74 in gerader Linie überlappt sind, entsteht kein verwundener Teil. Daher ver größert sich die Kondensatorfläche und der Integrationsgrad kann verbessert werden.

Nach der oben beschriebenen Erfindung wird in einem Konden satorkontaktbereich ein Speicherknoten in gerader Linie mit der Bitleitung überlappt. Daher kann die Kondensatorfläche ohne Zunahme der Fläche der Einheitszelle vergrößert werden, um den Integrationsgrad des Halbleiterspeicherbauelements zu verbessern, und das Verwinden des aktiven Bereichs kann ver hindert werden, um die Deformation zu verringern.

Claims

1. Halbleiterspeicherbauelement mit einer Vielzahl von Ein heitszellen, die jeweils einen Feldeffekttransistor und einen elektrisch daran angeschlossenen Speicherkondensa tor enthalten, wobei die Gateelektrode des Feldef fekttransistors Bestandteil einer Wortleitung (13; 63) ist, der Sourcebereich (14a, 64a) des Feldeffekttran sistors mit einem Speicherknoten (23; 74) des Speicher kondensators (23 bis 25; 74 bis 76) elektrisch verbunden ist und der Drainbereich (14b; 64b) des Feldeffekttran sistors an eine Bitleitung (19, 69) angeschlossen ist, dadurch gekennzeichnet, daß die Bitleitung (19; 69), der Speicherknoten (23; 74), der Source- und der Drainbe reich (14a, 14b; 64a, 64b) sich entlang einer zu der Wortleitung (13; 63) senkrechten gemeinsamen Symmetrie achse (A-A') erstrecken und überlappen und daß die Bit leitung (19; 69) im Bereich des Speicherknotens (23; 74) als Bitleitungsring (21; 68') ausgebildet ist, der den Speicherknoten (23; 74) elektrisch isoliert ringförmig umgibt.

2. Halbleiterspeicherbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Bitleitung (19; 69) eine Schicht aus hochschmelzendem Metall ist.

3. Halbleiterspeicherbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Bitleitung (19; 69) ein Silizid ist.

4. Verfahren zum Herstellen einer Einheitszelle eines Halbleiterspeicherbauelements nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die Schritte:

a) aufeinanderfolgende Ausbildung eines Feldoxids (12) zur Isolierung benach barter Bauelemente, eines Gate (13), eines Source- und Drain-Bereichs (14a, 14b) und einer ersten, das Gate überdeckenden Oxidschicht (15), auf ei nem Halbleitersubstrat (11);
b) Aufbringen einer ersten Schicht (16) aus dotiertem Polysilizium auf dem versenkten Source-Bereich (14a) als Speicherknotenkontakt;
c) Ausbildung einer zweiten Oxidschicht (17) und Freiätzen eines Bitleitungs kontakts auf dem Drain-Bereich (14b);
d) Aufbringen einer zweiten dotierten Polysiliziumschicht (18) auf dem Bitlei tungskontakt;
e) Ausbildung der Bitleitung (19) auf dem Bitleitungskontakt;
f) Ausbildung einer Isolierschicht (20) zum Einebnen der Oberfläche mit Aus nahme eines vorbestimmten Bereiches im oberen Umgebungsbereich der Bitleitung (19);
g) Ausbildung einer Seitenwand (21) aus dem gleichen Material wie dem der Bitleitung an der Seite der Bitleitung (19) und der Isolierschicht (20) zum Einebnen der Oberfläche als Bitleitungsring (21);
h) Aufbringen einer dritten Oxidschicht (22) auf die gesamte Oberfläche;
i) Entfernen der zweiten (17) und dritten Oxidschicht (22) auf dem versenkten Speicherknotenkontakt (16); und
j) Ausbildung eines aus einem Speicherknoten (23), einer dielektrischen Schicht (24) und einer Platte (25) bestehenden Kondensators.

5. Verfahren zum Herstellen einer Einheitszelle eines Halbleiterspeicherbauelements nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die Schritte:

a) aufeinanderfolgende Ausbildung eines Feldoxids (62) zur Isolierung benach barter Bauelemente, eines Gate (63), eines Source- und Drain-Bereichs (64a, 64b) sowie einer ersten, das Gate (63) überdeckenden Oxidschicht (65), auf einem Halbleitersubstrat (61);
b) aufeinanderfolgendes Aufbringen einer ersten Nitridschicht (66) und einer zweiten Oxidschicht (67);
c) Entfernen der ersten Nitridschicht (66) und der zweiten Oxidschicht (65) auf dem Drainbereich (64b), um einen Bitleitungskontakt auszubilden;
d) Aufbringen einer Polysiliziumschicht (68);
e) Ausbildung einer ersten Seitenwand (68') aus einer Polysiliziumschicht durch Ätzen als Bitleitungsring;
f) aufeinanderfolgendes Aufbringen einer Bitleitungsschicht (69), einer Isolier schicht (70) zum Einebnen der Oberfläche und einer zweiten Nitridschicht (71);
g) Entfernen der Bitleitungsschicht (69), der Isolierschicht (70) und der zweiten Nitridschicht (71) in dem Teil, der außerhalb des Bitleitungsbereichs liegt;
h) Ausbildung einer zweiten Seitenwand (72) aus einer Nitridschicht durch Ätzen an den Seiten der Bitleitung (69), der Isolierschicht (70) und der zwei ten Nitridschicht (71);
i) Entfernen der freiliegenden zweiten Oxidschicht (67);
j) Entfernen der freiliegenden ersten (66) und zweiten Nitridschicht (71) und der zweiten Seitenwand (72);
k) Ausbildung einer dritten Seitenwand (73) aus einer Oxidschicht durch Ätzen; und
l) Ausbildung eines aus einem Speicherknoten (74), einer dielektrischen Schicht (75) und einer Platte (76) bestehenden Kondensators.

6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Bitleitungsring (21) neben und/oder oberhalb der Bitleitung (19) ausgebildet wird.

7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Bitleitungsring (68') unterhalb der Bitleitung (69) ausgebildet ist.

8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch ge kennzeichnet, daß zur Ausbildung der Bitleitung (19; 69) die Schicht aus hochschmelzendem Metall nach dem isotro pen Ätzverfahren geätzt wird.

9. Verfahren nach einem der Ansprüche 4 bis 8, gekenn zeichnet durch Einebnen der Oberfläche des Halb leiterspeicherbauelements mittels einer Oxidschicht.