TW203146B - - Google Patents

Description

k.03146 Λ 6

五、發明説明（） 經濟部屮央標準杓β工消"合作社印51 發明背景 本發明是有關於半導體記憶裝置及其製造方法，其中 的位疋1 .Kbit line)與傭存節點（st〇r age node)重眷，以 增加其積體密度。 囷1 a至1 d所示爲傳統半導體記憶裝置製程截面示 意圖。 首先，如圖1 a所示’閘門2、源極與吸極區3、以及 氣化物薄膜4依序形成於半導體基材1之上。 囷1 b中，分別彀置位元線接點、位元線5(由耐熱金 屬或矽化物構成）、以及氣化物薄膜6，並於其上設定圖樣 Ο 囷1 c中，在氧化物薄膜6與位元線5兩側設置氣化物 薄膜逄牆（side wall)7 〇 圖1 d中，完成由儲存節點8、介電赏薄膜9與屏極 (plate)lO構成之電容器’也完成了傳统半導體記憶裝置 之製造。 然而，如围2所示’依上述方式所褽造之半導體記憶 裝置中’其位元線5與儲存節點8爲分開的，而活躍區 (active region, AR)則與字線（worid line)2 以及位元綠 5保持斜對角的關係；因此，單位儲存格（c e 11 )使用面積 爲之增加，且活躍區的纒繞也會導致信號失真。 發明總結 本發明的目的即在提供一種半導體記憶裝置及其製造 本紙ί艮尺度边用中国囤家標準（CNS)肀4規格（210X2ΰ7公诠) (請先間讀背面之注意事項再棋寫本頁) · "- 103146 —^ 五、發明説明（） 方法，其中的主動區uctiv”egion)與一位元線對齊， 同時’位元線與儲存節點㈣，以改善積體密度。 爲了速到這個目的，本發明提供了一種半導體纪垅裝 置，其中的位元線與字線垂直，做存節點與作用爲;元線 之位元線環同向排列，並與位元線重要。 本發明亦提供了-種包含如下步狀半導體記愧裝置 的製造方法： 依序在铸祕材i H用轉綠錢緣之場 氧化物（field oxide)、閱門、源極與吸極區、以及復蓋 在該閘門上之第一氣化物薄膜； 在隱藏式接點區填以摻雜複合矽薄膜（doped Polysilicon film)； 在除了位元線接點之外的區域，復以第二氣化物薄膜 在該位元線接點區填以第二摻雜複合矽薄膜； 在該位元線接點區彀置位元線； 在位元線寬度範圓内，復以絶緣薄膜以填平其表面； 在該位元線與用以填平表面之絶緣層的周固，設置與 位元線相同衬質之邊牆； 、 濟 屮 央 準 乂·; 工 消 fi' 合 社 印 (請先閲讀背面之注意亊項再^寫木·ΪΙ) 線· 在整體表纽物路膜； ^除隱藏式接點區内的第二與第三氣化物薄膜；以及 完成由儲存節點、介電質薄膜與濟極組成之電容器。 此外，本發明亦提供了另一種&含如下步驟之半導微 紀憶裝置的製造方法： 本紙張尺収财03 gj雜利⑽Ή織(210^¾^ 4 - ^0314〇 Λ fi n g 經濟部屮央標準AA工消费合作社印Μ 五、發明説明（) 依序在半導體基衬上’設置用以作爲裝置絶緣之場氧 化物、閘門、源極與吸極區、以及復蓋在閘門上之第一氧 化物薄膜； 依序復以笫一氮化物薄膿與第二氧化物薄膜； 清除位在位元線接點區内之笫一氮化物薄膜與第二氧 化物薄膜； 設置由複合矽薄膜構成之笫一逄牆； 依序復以位元線、用以填平表面之絶緣層、以及第二 氮化物薄膜，· 清除位在位元線區之外的該位元線、絶緣薄膜、以及 第二氮化物薄膜； 在該位元線、絶緣薄膜、以及第二氮化物鉢膜周面’ 設置由氮化物薄膜構成之第二邊牆； 清除第二氣化物薄膜外露部分； 清除第一與第二氮化物薄膜、以及第二邊牆外露部分 5 設置由氣化物薄膜構成之第三邊牆；以及 完成由做存節點、介電質薄膜與屏極組成之電容器。 阑示簡要説明 本發明之目的與特點將吁由隨後之「校優具體實施例 説明」與附圓中明白顯示出來，其中： 圓1 a至1 d所示爲傳统半導體記憶裝置製程圏。 圖2所示爲圆1中的半導體記憶裝置配置圖，其中cc 代表電容器接點·’ NL代表字線及BL代表位元線。 (請先閱讀背而之注念卞项再蜞朽本·〇0 裝. 線-

k.03146 經濟部屮央捣準沿员工消贽合作社印5i Λ 6 Η 6_____ 五、發明説明（） 囷3所示爲本發明之半導體紀愰裝置配置阑，其中的 位元線與儲存節點依第一具體實施例方式重疊。 圊4 a至4 f所示爲沿圖3之A A，線段所取半導體記 憶裝置製程截面圖0 圖5 a至5 f所示爲沿阖3之B B，線段所取半導體記 憶裝置製程截面围。 囷6所布爲本發明之半導體記憶裝置配置阑，其中的 位元線與儲存節點依第二具體實施例方式重鲞。 圖7 a至7 1所不爲沿囷6 <Α_Α，線段所取半導體記 憶裝置製程截面圖。 圖8 a至8 1所示爲沿阖6之Β Β，線段所取半導體記 憶裝置製程截面围。 具體實施例詳細説aJj 本文捋在附圖的配合下，詳細锐明依本發明製造之半 導體記憶裝置與其製造方法，其中的位元線與字線垂直。 圖3所示爲本發明之半導體記憶裝置配置圏，其中的 位元線與儲存節點依本發明第一具體實施例方式重綦；圖 4 a至4 f所示爲沿圏3之A-a，線段所取半導體記憶裝置 製程截面圖；圖5 a至5 f所示爲沿圏3之B_B，線段所取 半導體記愫裝置製程截面阖。 本發明第一具體實施例之半導體記憶裝置製造方法， 將·配合圖4與5説明如后〇 如圊4 a與5 a所示，依序在半導體基材u之上，形 本紙張尺度通_ a雜準(⑽甲讎(21'3χ297公幻 ----~~ (請先閱讀背面之注意事項再填寫本頁) 裝- 訂- ^03146 Λ 6 η 6 經濟部屮央櫺準工消"合作社印31 五、發明説明（） 成用以作爲裝置絶緣的場氣化物12、作爲字線之閘門13 、源極與吸極區14、復蓋閘門I3之氧化物薄膜I5，接著， 在以沈積及蝕刻方式造成之隱藏式接點區中，埴以摻雜複 合矽薄膜10 ;再在整體表面上，復以氧化物薄膜I7，妓清 除其位在位元線接點區中的部分。 接著，如阖4 b與5 b所示，再次在以沈積及蝕刻方 式產生之位元線接點區中，填以摻雜複合矽薄膜I8，再在 整體表面上，復以耐熱金屬薄膜19，妓清除其位在隗藏式 接點區中的部分，以構成位元線。 如阖4 c與5 c所示，再在整體表面上，復以絶緣薄 膜2〇 (材質爲BPSG(硼磷矽酸腹破璃）或〇3-BPSG等等）以 使表面平整，隨後，蝕刻清除位在耐熱金屬薄膜19寬度以 外的區域。 如阑4 d與5 d所示，復以耐熱金屬層21，並等向蝕 刻（isotropic etch i ng )之，在該金屬薄膜1 9與絶緣層2〇 周園構成邊牆（此後，將以位元線環稱之）。 第一具體實施例中，位元線19形成之後，以絶緣薄膜 20填平表面，再設置位元線環21，以便與位元線以相同方 向排列重疊，然後再設置儲存節點。 此時，耐熱金屬薄膜構成之位元線環21功用爲位元線 ，直位於該位元線19上側。 如圖4 e與5 e所示，在整體表面上，復以氣化物薄 膜22，然後，清除隱藏式接點區上的氧化物薄膜17與22。 最後，如圖4 f與5 f所示，由儲存節點23、介電質 (請先閲讀背面之注意事項再蜞寫本頁) -^_ 線- 本紙?尺度逍用中國國家橒準(CNS)<P4規格（210X297公龙) ^03146 Λ Ο Η 6__ 五、發明説明（） 薄膜24與屏極25级成之電容器於焉成形，也因此，得到帶 有位元線_存㈣重料狀铸職赚嚴。 圖3所示，由前述方式得到之半導體記德裝置，其 中的位疋線I9與字線企直，做存節點Μ與位元線環（作 用爲位元線）21同向排列，並與該位元線“在同一直線上 重Φ。 上述位元線19與儲存節點23重綦於一直線之半導骶記 憶裝置中’不會產生缠繞部分，因此，電容器區域较爲擴 大’積馓密度得以改善。 阖6所示爲本發明之半導體記憶裝置配置圆，其中的 位元綠與儲存節點依第二具做货施例方式重朞。圖7 a至 7 i所示爲沿圖6之A-A，線段所取半爭體記憶裝置製程截 面阑，阑8 a至8 i所示爲沿圖6之B-B'線段所取半導體 記憶裝置製程截面阖。 接著，本文將配合囷7與圊8，説明依本發明第二具 體實施例製造半導體記憶裝置的方法。 如阖7 a與8 a所示，依序在半導體基衬61上，形成 用以作爲裝置絶緣的場氧化物62、作爲字線之閘門63、源 極與吸極區Μ、以及復蓋閘門63之氧化物薄膜65 ;整體表 面上，则再復以氮化物薄膜66與氧化物薄膜670 接著，如囫7 b與8 b所示，清除該氮化物薄膜66與 氣化物薄膜67位在位元線接點區的部分’再在整體面上， 復以複合矽薄膜68。如阓7 c與8 c所示，等向蝕刻該複 合矽薄膜68，在該氮化物薄膜66與氧化物薄膜67周園構成 (請先閲讀背而之注意事項再填寫本頁) 裝· 線- 經濟部屮央標準^w工消处八D作社印製 k, 03146 五、發明説明（） 邊牆（位元線環）’再詨置由矽化物或耐熱金屬構成之位元 線69 〇 如圖7 d與8 d所示，依序復以填平表面之絶緣薄膜 7〇 (材質爲BPSG(硼磷矽睃啟玻璃）或〇3_BpsG等等）與敗 化物薄膜71，再清除氮化物薄膜、絶緣薄膜7〇與位元線 69位在電容器接點的部分。 此處用以填平表面的絶緣薄膜7〇亦可以氧化物薄膜取 代之。 如圖7 e與8 e所示，在整體表面上復以氮化物薄膜 ’再等向蝕刻出邊牆72。此時，該氣化物溥膜π將外露出 來。 如圖7 f與8 f所示，等向蝕刻該外笟之氧化物薄膜 67，直到位在電容器接點部分之氪化物薄膿Μ外露出來。 接著，如圖7 g與8 g所示，清除外露之氮化物薄膜 66與72，再如圆7 h與8 h所示，復以氧化物薄膜並等向 飿刻之，以形成邊牆73。 最後，如阑7 1與8 i所示，完成由儲存節點73、介 電質薄膜74與屏極75組成之電容器，如是得到位元線與做 存節點重巷之半導體記憶。 經濟部屮央標準工消赀合作社印製 (請先閱讀背面之注意事項再'填寫本頁) 、一51_ 第二具體實施例中，位元線瓖⑽與位元線69是依序成 形的，絶緣薄膜7〇则是用以填平表層，因此，位元線環68 是位於位元線δ9的下側。 如囡6所示’依上逑方式製造之半導體記憶裝置中， 位元線69與字線63企直，墦存節點π與位元緣環Μ則保持 ' 9 - 本紙尺度逍用中國國家樣準(CNS)甲4規格(210X297公货^ k,03146 Λ 6 η 6 五、發明説明（） 平行，並與該位元線69在同一直線上重綦；該位元線環作 用爲位元線，並位於位元線69的下方。 上述半導體記憶裝置中，位元線與傭存節點73在直 線上重疊，因此不會有纒繞部分產生，電容器面積得以擴 展，改善了積體密度。 依本發明，儲存節點與位元線在電容器接點部位以直 線狀重綦，因此，在不增加單位儲存格的面積下，提高了 電容器所佔面積，改善了半導體記憶裝置的積體密度，同 時，活躍區中的纒繞現象減少，避免了信號失真。 雖然本文僅説明了本發明之較優具體實施例，先進們 應認知：不同程度的修飾是可行的，並將在隨後之「申請 專利範園」中儘量涵蓋這類符合本發明之精神與發明的地 方。 (請先閲讀背面之注意事項再填寫本頁) 經濟部屮央標準局员工消"合作社印製 本地5良尺度边用中國國家標準（CNS)甲4規格（210 X 297公及） -10 -

Claims (1)

1. 經濟部屮央標準局R工消贽合作社印製 AT H703146 c；7 ___D7_ 六、中請專利範® 1_ 一種半導體記憶裝置，其中的位元綠與字線垂直， 儲存節點與作用爲位元線之位元線環平行排列，並與該位 元線重綦。 2.—種半導體記憶裝置的製造方法，其中包含如下步 驟： 依序在半導體基材上，形成用以作爲裝置絶緣的場氣 化物、閘門、源極與吸極區、以及復蓋該閘門之第一氣化 物薄膜； 在隱藏式接點區填以摻雜複合矽薄膜； 在除了位元線接點的部位之外，復以第二氧化物薄膜 在該位元線接點區填以第二摻雜複合矽薄膜； 在該位元線接點區形成位元線； 在位元線寬度範園内，復以用來填平表面之絶緣薄膜 5 在該位元線與用以填平表面之絶緣層的周園，形成與 該位元線相同材質之邊牆； 在整體表面上，復以第三氣化物薄膜； 清除該第二與第三氣化物薄膜位於隱藏式接點區的部 分；以及 完成由儲存節點、介電質薄膜與屏極構成之電容器。 -11 - (-先閃^背面之注意事項再填-"本頁 .訂. -線· 本纸a尺度通用中家橾準（CNS)甲4現格（210x297公釐） ^03146 AT B7 C7 D7 六 中請4利fete 中請專利範面第2項所述之半導體記悚裝置製造 方'法’其中的位元線由耐熱金屬薄膳構成。 4 -依申請專利範園第2與第3項所述之半導體記憶裝置 製&方法’其中的耐熱金屬薄膜是藉著等向蝕刻以形成該 位元線。 驟： ‘種半導體記憶裝置的製造方法，其中包含如下步 (汸先閎請讦面之：/X意事項再嗔寫本頁 M:树部屮央標π^工消ίϊ·合作杜印妃 依序在半導體基衬上，形成用作裝置絶緣的場氧化物 、閘門、源極與吸極區、以及復蓋該閘門之第一氧化物薄 膜； 依序復以第一氮化物薄膜與第二氣化物薄膜； 清除該第-氣化物薄膜與第二氣化物薄膜位在位元線 接點區中的部分； 敫置由複合矽薄膜構成之第一逄牆； 依序復以位元線、用來填平表層之絶緣薄膜、以及第 二氮化物薄膜； 阳余該位元緣、絶緣薄胰與第二1化物薄膜位在位元 線區之外的部分； 在該位元線、絶緣薄膜與第二氮化物薄膜的周園上， 設置第二逄牆； 清除該外露之第二氧化物薄膜； 本紙伎义度適用中阀阀家櫺丨0xW7公蝥） •訂. •緣. 12

   A? B? C7 D7 /破第—與第二氣化物薄滕、第二邊牆外露部分； =置由氣化物薄膜構成之第三邊牆；以及 元成由储存節點、介電質薄膜與再極構成之電容器。 依申请專利範園第5項所述之半導體記憶裝置製造 其中心i真平表狀絶緣薄膜城化物薄膜構成。 方、依申靖專利範園第5項所述之半導體記愫裝置製造 万法’其中的位m由耐熱金屬薄膜構成。 (猜先聞請背面之注意事項再填窩本11 8 . 、依申請專利範園第5項所述之半導體記憶裝置製造 方法，其中的位元線由矽化物構成。 k. 9·依申請專利範園第所述之半導體記憶裝置製造 ’其中的位元線環T以是位在該位元線的上側或下側 經濟部屮央ί|準^π工消贽合作杜.5-¾. 線· ^梘岱（210><297公犛> 13