JPS60152043A - 多層配線構造の形成方法 - Google Patents
多層配線構造の形成方法Info
- Publication number
- JPS60152043A JPS60152043A JP814684A JP814684A JPS60152043A JP S60152043 A JPS60152043 A JP S60152043A JP 814684 A JP814684 A JP 814684A JP 814684 A JP814684 A JP 814684A JP S60152043 A JPS60152043 A JP S60152043A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interlayer insulating
- insulating layer
- wiring layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、多層配線構造の形成方法に関するものである
。
。
従来技術と問題点
シリコン集積回路等の半導体装置においては。
複数の配線用金属層を縦横に錯綜させて形成する必要上
、Ｎ間絶縁層を介して複数の金属層を積層させる多層配
線構造が採用されている。
、Ｎ間絶縁層を介して複数の金属層を積層させる多層配
線構造が採用されている。
従来の多層配線構造の形成方法を第１図の装置断面図に
よって説明すれば、まずＡに示すように能動領域（図示
せず）を形成したシリコン基板１上にゲート絶縁層等の
絶縁１１２を形成し、更にその上に第１層配線層３を設
りた後、この表面を層間絶縁Ｎ４で覆う。次にＢに示す
ように１層間絶縁層４をフォトレジスト膜５で被覆し、
引続きＣに示すように、ドライエツチング等の手法を用
いてフォトレジスト膜５と眉間絶縁層４を同一速度でエ
ツチングすることにより層間絶縁層４の表面を平坦化す
る。この後りに示すように、晴間絶縁層４゛上に同種の
絶縁物を堆積することにより屑間絶縁ｒｆ４４を盛上げ
、最後に已に示ずように層間絶縁層４上に第２層配線層
６を形成している。
よって説明すれば、まずＡに示すように能動領域（図示
せず）を形成したシリコン基板１上にゲート絶縁層等の
絶縁１１２を形成し、更にその上に第１層配線層３を設
りた後、この表面を層間絶縁Ｎ４で覆う。次にＢに示す
ように１層間絶縁層４をフォトレジスト膜５で被覆し、
引続きＣに示すように、ドライエツチング等の手法を用
いてフォトレジスト膜５と眉間絶縁層４を同一速度でエ
ツチングすることにより層間絶縁層４の表面を平坦化す
る。この後りに示すように、晴間絶縁層４゛上に同種の
絶縁物を堆積することにより屑間絶縁ｒｆ４４を盛上げ
、最後に已に示ずように層間絶縁層４上に第２層配線層
６を形成している。
しかしながらこの従来方法は、Ｂの工程からＣの工程に
移行する際にフメトレジスト膜５と層間絶縁層４を同一
速度でエツチングするための条件の設定及び制御がかな
りｉｔ！Ｉｔ シ＜ 、十分な平坦化が達成できないこ
とが多い。例えば、層間絶縁層４よりもフォトレジスト
膜５のエツチング速度が上進ると、Ｃ″に示すように眉
間絶縁層４上に段差１０が形成され２次にこの層間絶Ｈ
：ゑ層４を盛上げた後にも段差１１が形成され（Ｄ’）
、最後に第２層配線Ｎ６を形成した後にも段差１２が形
成され（Ｅ’）、この段差箇所において第２層配線Ｎ６
の断線が生じ易くなる。
移行する際にフメトレジスト膜５と層間絶縁層４を同一
速度でエツチングするための条件の設定及び制御がかな
りｉｔ！Ｉｔ シ＜ 、十分な平坦化が達成できないこ
とが多い。例えば、層間絶縁層４よりもフォトレジスト
膜５のエツチング速度が上進ると、Ｃ″に示すように眉
間絶縁層４上に段差１０が形成され２次にこの層間絶Ｈ
：ゑ層４を盛上げた後にも段差１１が形成され（Ｄ’）
、最後に第２層配線Ｎ６を形成した後にも段差１２が形
成され（Ｅ’）、この段差箇所において第２層配線Ｎ６
の断線が生じ易くなる。
発明の目的
本発明は上記従来の問題点に鑑みてなされたものであり
、その目的は２層間絶縁層を確実に平坦化して第２屑配
線層の断線を有効に防止できる多層配線構造の形成方法
を提供することにある。
、その目的は２層間絶縁層を確実に平坦化して第２屑配
線層の断線を有効に防止できる多層配線構造の形成方法
を提供することにある。
発明の構成
上記目的を達成する本発明は、多層配線構造が形成され
る装置表面に装置完成時の厚めよりも大きな厚みを有す
る第１ｒＡ配線層を形成し、この第１層配線層を含む装
置表面に層間絶縁層を形成し、この層間絶縁層をその厚
みが装置完成時における第１ｒ配線屓の厚みにほぼ等し
い値になるまで除去して第１Ｍ配線層を露出せしめ、こ
の露出した第１Ｎ配線層の露出した部分をエツチングに
より除去する工程を含むように構成されている。
る装置表面に装置完成時の厚めよりも大きな厚みを有す
る第１ｒＡ配線層を形成し、この第１層配線層を含む装
置表面に層間絶縁層を形成し、この層間絶縁層をその厚
みが装置完成時における第１ｒ配線屓の厚みにほぼ等し
い値になるまで除去して第１Ｍ配線層を露出せしめ、こ
の露出した第１Ｎ配線層の露出した部分をエツチングに
より除去する工程を含むように構成されている。
以下本発明の更にｉ′「細を実施例によって説明する。
発明の実施例
第２図は９本発明の一実施例の工程を説明するための装
置断面図である。
置断面図である。
まずＡに示すように、シリコン基板ｌ上に絶縁膜２を介
して第１層配線ｍ３を形成する。このときの第１層配線
層３はフ素子完成時における最終的な厚みよりも大きな
厚みを有するように形成される。この後表面に層間絶縁
層４を形成する。
して第１層配線ｍ３を形成する。このときの第１層配線
層３はフ素子完成時における最終的な厚みよりも大きな
厚みを有するように形成される。この後表面に層間絶縁
層４を形成する。
次にＢに示すように２表面をフォトレジスト膜５で被覆
する。
する。
このｌｉ、ＣＦ４（フレオン）ガス等でドライエツチン
グを行なうことによりフォトレジスト膜５と層間絶ｉ！
屑４を順次除去してＣに示すような構造とする。即ち、
このドライエツチングは層間絶縁層４の厚みが素子完成
時における第１ｒ配線屑３の最終的な厚みにほぼ等しく
なるまで行なわれる。この時エツチングの途中で露出し
た第１層配線層３ （例えばアルミニュウム又はその合
金等）は、エツチングされない。
グを行なうことによりフォトレジスト膜５と層間絶ｉ！
屑４を順次除去してＣに示すような構造とする。即ち、
このドライエツチングは層間絶縁層４の厚みが素子完成
時における第１ｒ配線屑３の最終的な厚みにほぼ等しく
なるまで行なわれる。この時エツチングの途中で露出し
た第１層配線層３ （例えばアルミニュウム又はその合
金等）は、エツチングされない。
次にＤに示すように、四塩化炭素等を用いたドライエツ
チング又はウェットエツチングにより。
チング又はウェットエツチングにより。
第１層配線層３の厚みが素子完成時の最終厚み（現時点
におりる層間絶縁層４に等しい厚み）になるまで、ｆｆ
１１ｍ配線層３をエツチングする。なお、このエツチン
グによっては層間絶縁層４はエツチングされない。
におりる層間絶縁層４に等しい厚み）になるまで、ｆｆ
１１ｍ配線層３をエツチングする。なお、このエツチン
グによっては層間絶縁層４はエツチングされない。
この後、Ｅに示すように１層間絶縁層４上に同種の絶縁
物を堆積するごとにより眉間絶縁層４を盛上げ、最後に
Ｆに示すように層間絶縁層４上に第２層配線Ｎ６を形成
する。
物を堆積するごとにより眉間絶縁層４を盛上げ、最後に
Ｆに示すように層間絶縁層４上に第２層配線Ｎ６を形成
する。
Ｄの工程におい゛ζ層間絶縁屑４と第１Ｊｉｉ！１８線
層３とが十分に平坦化されているので、Ｅの工程におい
て層間絶縁層４上に段差が形成されず、従ってこの眉間
絶縁層４上に形成された第２層配Ｉａ層６にも段差が生
じない。
層３とが十分に平坦化されているので、Ｅの工程におい
て層間絶縁層４上に段差が形成されず、従ってこの眉間
絶縁層４上に形成された第２層配Ｉａ層６にも段差が生
じない。
上述の例では、Ｃの工程でドライエツチングの手法を用
いたが、第１層配線層３には影響を与えずにフォトレジ
スト膜５と層間絶縁層４を除去できるものであれば、適
宜なウェットエツチングを用いてもよい。あるいは、へ
の工程において第１ｒ配線屓３の厚みよりも大きな厚み
の旧間絶縁団４を形成することにより、フメトレジスト
膜５の形成を省略することもできる。
いたが、第１層配線層３には影響を与えずにフォトレジ
スト膜５と層間絶縁層４を除去できるものであれば、適
宜なウェットエツチングを用いてもよい。あるいは、へ
の工程において第１ｒ配線屓３の厚みよりも大きな厚み
の旧間絶縁団４を形成することにより、フメトレジスト
膜５の形成を省略することもできる。
発明の効果
本発明は上述したように構成されているので。
第２層配線層の平坦化を確実に行なうことができ第２層
配線層の段差部における１折線を有効に防止できるとい
う効果がある。
配線層の段差部における１折線を有効に防止できるとい
う効果がある。
第１図は従来例を説明するための素子断面図。
第２図は本発明の一実施例を説明するための装置ｔｌＪ
ｉ面図である。 ■・・シリコン基板、２・・絶縁膜、３・・第１層配線
層、４・・層間絶縁層、５・・フメトレジスト膜、６・
・第２層配線層。 特許出願人 住人電気」ニ業株式会社 代 理 人 弁理士 玉蟲久五部 第１図 第２図
ｉ面図である。 ■・・シリコン基板、２・・絶縁膜、３・・第１層配線
層、４・・層間絶縁層、５・・フメトレジスト膜、６・
・第２層配線層。 特許出願人 住人電気」ニ業株式会社 代 理 人 弁理士 玉蟲久五部 第１図 第２図
Claims (1)
- 【特許請求の範囲】 第１Ｍ配線層上に形成した晴間絶縁層を平坦化した後こ
の上に第２層配線層を形成する多層配線構造の形成方法
において。 該多層配線構造が形成される装置表面に装置完成時の厚
みよりも大きな厚みを有する第１層配線層を形成し。 該第１屓配線層を含む装置表面に層間絶縁層を形成し。 該層間絶縁層をその厚みが装置完成時における第１ｒｆ
Ｒ配線層の厚みにほぼ等しい値になるまで除去して第１
層配線層を露出せしめ。 該露出した第１層間８ｉ層の露出した部分をエツチング
により除去した後装置表面に晴間絶縁層を形成すること
により晴間絶縁層を平坦化することを特徴とする多層配
線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP814684A JPS60152043A (ja) | 1984-01-20 | 1984-01-20 | 多層配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP814684A JPS60152043A (ja) | 1984-01-20 | 1984-01-20 | 多層配線構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60152043A true JPS60152043A (ja) | 1985-08-10 |
Family
ID=11685164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP814684A Pending JPS60152043A (ja) | 1984-01-20 | 1984-01-20 | 多層配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152043A (ja) |
-
1984
- 1984-01-20 JP JP814684A patent/JPS60152043A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661652B2 (ja) | 通気性耐エッチング層を有する集積回路装置及び製造方法 | |
| JPH09172068A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JPS60152043A (ja) | 多層配線構造の形成方法 | |
| JPS61187236A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| KR20030050790A (ko) | 반도체 패드 영역 및 퓨즈 영역 형성방법 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| KR950000850B1 (ko) | 반도체 장치의 제조방법 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JPS61107743A (ja) | 半導体装置の製造方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPH0590261A (ja) | 多層配線の形成方法 | |
| JPH0531301B2 (ja) | ||
| JPH09213796A (ja) | 半導体装置及びその製造方法 | |
| JPS59152645A (ja) | 集積回路の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 |