JPH0590261A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH0590261A JPH0590261A JP24953391A JP24953391A JPH0590261A JP H0590261 A JPH0590261 A JP H0590261A JP 24953391 A JP24953391 A JP 24953391A JP 24953391 A JP24953391 A JP 24953391A JP H0590261 A JPH0590261 A JP H0590261A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist pattern
- insulating film
- interlayer insulating
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】導体配線間の距離の大小によらず平坦性のよく
かつ膜中にボイドのない層間絶縁膜を形成することによ
り信頼性のよい多層配線を得る。 【構成】半導体基板10の表面に形成された導体薄膜を
所定のホトレジストパターンを用いてエッチングして導
体配線12を形成し、その後、導体配線12を被覆する
層間絶縁膜13を形成する。層間絶縁膜13上に前記ホ
トレジストパターンのポジネガを反転させたホトレジス
トパターン14aを形成し、ホトレジストパターン14
aをマスクとして層間絶縁膜13を等方性エッチングに
より導体配線12の一部が露出するまでエッチングす
る。ホトレジストパターン14aを除去した後に、導体
配線12および層間絶縁膜13上に重ねて絶縁膜15を
形成することにより、平坦かつボイドのない層間絶縁膜
を得る。
かつ膜中にボイドのない層間絶縁膜を形成することによ
り信頼性のよい多層配線を得る。 【構成】半導体基板10の表面に形成された導体薄膜を
所定のホトレジストパターンを用いてエッチングして導
体配線12を形成し、その後、導体配線12を被覆する
層間絶縁膜13を形成する。層間絶縁膜13上に前記ホ
トレジストパターンのポジネガを反転させたホトレジス
トパターン14aを形成し、ホトレジストパターン14
aをマスクとして層間絶縁膜13を等方性エッチングに
より導体配線12の一部が露出するまでエッチングす
る。ホトレジストパターン14aを除去した後に、導体
配線12および層間絶縁膜13上に重ねて絶縁膜15を
形成することにより、平坦かつボイドのない層間絶縁膜
を得る。
Description
【0001】
【産業上の利用分野】本発明は、多層配線の形成方法に
係り、特に微細パターン配線を層間絶縁膜を介して多層
化するのに適した多層配線の形成方法に関する。
係り、特に微細パターン配線を層間絶縁膜を介して多層
化するのに適した多層配線の形成方法に関する。
【0002】
【従来の技術】従来、上記した多層配線の形成方法とし
ては、一例として超高速デジタルデバイスシリーズ2
「超高速MOSデバイス」(菅野卓雄監修,昭和61年
2月10日刊,培風館)において、半導体集積回路の多
層配線に対して適用された層間絶縁膜の表面の平坦化技
術が開示されている。この例について、図3に基づいて
簡単に説明する。シリコン基板1の表面に設けられた熱
酸化膜2上に所定のアルミニウム導体配線3が形成され
(図3(a)参照 )、このアルミニウム配線3を被覆する
層間絶縁膜としてプラズマCVD法によるシリコン酸化
膜4が形成される(図3(b)参照)。 このシリコン酸化
膜4上に犠牲膜としてホトレジスト膜5を形成し(図3
(b)参照)、 シリコン酸化膜4とホトレジスト膜5とを
選択比1の反応性イオンエッチングによりシリコン酸化
膜4およびホトレジスト膜5が所定の厚さエッチングさ
れるまでエッチバックをおこない(図3(c)参照)、 エ
ッチバック終了後にホトレジスト膜5を剥離する(図3
(d)参照)。 エッチバック前にくらべて表面の凹凸が軽
減されたシリコン酸化膜4上にプラズマCVD法により
シリコン酸化膜6を重ねて形成することにより(図3
(e)参照)、 平坦性の良好な層間シリコン酸化膜が得ら
れる。
ては、一例として超高速デジタルデバイスシリーズ2
「超高速MOSデバイス」(菅野卓雄監修,昭和61年
2月10日刊,培風館)において、半導体集積回路の多
層配線に対して適用された層間絶縁膜の表面の平坦化技
術が開示されている。この例について、図3に基づいて
簡単に説明する。シリコン基板1の表面に設けられた熱
酸化膜2上に所定のアルミニウム導体配線3が形成され
(図3(a)参照 )、このアルミニウム配線3を被覆する
層間絶縁膜としてプラズマCVD法によるシリコン酸化
膜4が形成される(図3(b)参照)。 このシリコン酸化
膜4上に犠牲膜としてホトレジスト膜5を形成し(図3
(b)参照)、 シリコン酸化膜4とホトレジスト膜5とを
選択比1の反応性イオンエッチングによりシリコン酸化
膜4およびホトレジスト膜5が所定の厚さエッチングさ
れるまでエッチバックをおこない(図3(c)参照)、 エ
ッチバック終了後にホトレジスト膜5を剥離する(図3
(d)参照)。 エッチバック前にくらべて表面の凹凸が軽
減されたシリコン酸化膜4上にプラズマCVD法により
シリコン酸化膜6を重ねて形成することにより(図3
(e)参照)、 平坦性の良好な層間シリコン酸化膜が得ら
れる。
【0003】
【発明が解決しようとする課題】ところで、上記多層配
線の形成方法において熱酸化膜2上に設けられた各アル
ミニウム導体配線3間の距離が非常に近接している場
合、図4(b) に示すように、導体配線3上に形成された
層間シリコン酸化膜4の側部が導体配線間にて接触して
一体化し、内部にボイドVを形成する。ボイドVが層間
シリコン酸化膜4中に残されたままの状態では、層間シ
リコン酸化膜4とボイドVの熱膨張差によるシリコン酸
化膜4の変形あるいは破損等が生じ、層間シリコン酸化
膜上に形成される第2層目の導体配線の信頼性を低下さ
せるので、層間シリコン酸化膜4を平坦化させる際に、
ボイドVも同時に除去したい。しかるに、図3の手順に
従ってエッチングを進行させると、反応性イオンエッチ
ングの異方性によりボイドVの存在しない部分と同様に
ボイドV部分もエッチングが進行し、図4(c) に示すよ
うに、両者間に大きな段差が残された状態になる。この
ため、シリコン基板1上にさらにシリコン酸化膜6を重
ねて形成しても(図4(d)参照)、 層間シリコン酸化膜
の平坦化を実現することができず、層間シリコン酸化膜
6上に第2層目のアルミニウム導体配線7を設けても段
差切れ等の生じるおそれがありその信頼性を保証するこ
とができない。本発明は、上記した問題を解決しようと
するもので、導体配線間の距離の大小によらず平坦性の
よくかつ膜中にボイドのない層間絶縁膜を形成すること
により信頼性のよい多層配線を得ることの可能な多層配
線の形成方法を提供することを目的とする。
線の形成方法において熱酸化膜2上に設けられた各アル
ミニウム導体配線3間の距離が非常に近接している場
合、図4(b) に示すように、導体配線3上に形成された
層間シリコン酸化膜4の側部が導体配線間にて接触して
一体化し、内部にボイドVを形成する。ボイドVが層間
シリコン酸化膜4中に残されたままの状態では、層間シ
リコン酸化膜4とボイドVの熱膨張差によるシリコン酸
化膜4の変形あるいは破損等が生じ、層間シリコン酸化
膜上に形成される第2層目の導体配線の信頼性を低下さ
せるので、層間シリコン酸化膜4を平坦化させる際に、
ボイドVも同時に除去したい。しかるに、図3の手順に
従ってエッチングを進行させると、反応性イオンエッチ
ングの異方性によりボイドVの存在しない部分と同様に
ボイドV部分もエッチングが進行し、図4(c) に示すよ
うに、両者間に大きな段差が残された状態になる。この
ため、シリコン基板1上にさらにシリコン酸化膜6を重
ねて形成しても(図4(d)参照)、 層間シリコン酸化膜
の平坦化を実現することができず、層間シリコン酸化膜
6上に第2層目のアルミニウム導体配線7を設けても段
差切れ等の生じるおそれがありその信頼性を保証するこ
とができない。本発明は、上記した問題を解決しようと
するもので、導体配線間の距離の大小によらず平坦性の
よくかつ膜中にボイドのない層間絶縁膜を形成すること
により信頼性のよい多層配線を得ることの可能な多層配
線の形成方法を提供することを目的とする。
【0004】
【課題を解決するための手段】本発明の構成上の特徴
は、多層配線の形成方法において、基板の表面に形成さ
れた導体薄膜を所定の第1ホトレジストパターンを用い
てエッチングすることにより導体配線を形成する工程
と、該第1ホトレジストパターンを除去する工程と、該
第1ホトレジストパターン除去後に前記導体配線を被覆
する層間絶縁膜を形成する工程と、該層間絶縁膜上に前
記第1ホトレジストパターンのポジネガを反転させた第
2ホトレジストパターンを形成する工程と、該第2ホト
レジストパターンをマスクとして前記層間絶縁膜を等方
性エンチングにより前記導体配線の一部が露出するまで
エッチングする工程と、該第2ホトレジストパターンを
除去する工程と、該第2ホトレジストパターン除去後に
前記層間絶縁膜及び導体配線上に重ねて絶縁膜を形成す
る工程とを備えたことにある。
は、多層配線の形成方法において、基板の表面に形成さ
れた導体薄膜を所定の第1ホトレジストパターンを用い
てエッチングすることにより導体配線を形成する工程
と、該第1ホトレジストパターンを除去する工程と、該
第1ホトレジストパターン除去後に前記導体配線を被覆
する層間絶縁膜を形成する工程と、該層間絶縁膜上に前
記第1ホトレジストパターンのポジネガを反転させた第
2ホトレジストパターンを形成する工程と、該第2ホト
レジストパターンをマスクとして前記層間絶縁膜を等方
性エンチングにより前記導体配線の一部が露出するまで
エッチングする工程と、該第2ホトレジストパターンを
除去する工程と、該第2ホトレジストパターン除去後に
前記層間絶縁膜及び導体配線上に重ねて絶縁膜を形成す
る工程とを備えたことにある。
【0005】
【作用】上記のように本発明を構成したことにより、層
間絶縁膜は表面に形成された第2ホトレジストパターン
をマスクとして等方性エッチングによりエッチングされ
るので、第2ホトレジストパターンによって被覆された
部分の層間絶縁膜が被覆されていない部分の層間絶縁膜
のエッチング深さに応じてサイドエッチされる。このた
め、導体配線間の距離が小さく導体配線間の層間絶縁膜
中にボイドが形成されている場合においても、ボイドは
第2ホトレジストパターンによって被覆されていない部
分の層間絶縁膜のエッチング深さに応じて除去されるの
で、ボイドの形成されていない層間絶縁膜をエッチング
する場合と同様に残された層間絶縁膜の表面に大きな凹
凸を生じない。かかる凹凸の少ない残留層間絶縁膜上に
新たに層間絶縁膜を形成することにより、平坦性が良く
かつ膜内にボイドがない良好な品質の層間絶縁膜を得る
ことができる。
間絶縁膜は表面に形成された第2ホトレジストパターン
をマスクとして等方性エッチングによりエッチングされ
るので、第2ホトレジストパターンによって被覆された
部分の層間絶縁膜が被覆されていない部分の層間絶縁膜
のエッチング深さに応じてサイドエッチされる。このた
め、導体配線間の距離が小さく導体配線間の層間絶縁膜
中にボイドが形成されている場合においても、ボイドは
第2ホトレジストパターンによって被覆されていない部
分の層間絶縁膜のエッチング深さに応じて除去されるの
で、ボイドの形成されていない層間絶縁膜をエッチング
する場合と同様に残された層間絶縁膜の表面に大きな凹
凸を生じない。かかる凹凸の少ない残留層間絶縁膜上に
新たに層間絶縁膜を形成することにより、平坦性が良く
かつ膜内にボイドがない良好な品質の層間絶縁膜を得る
ことができる。
【0006】
【発明の効果】上記したように本発明によれば、導体配
線間距離の大小によらず導体配線上に平坦性の良くかつ
膜内にボイドがない品質の良い層間絶縁膜を得ることが
できるので、この層間絶縁膜上に形成される導体配線も
段差切れ等の不良の発生が抑えられ、信頼性のよい多層
配線を得ることができる。
線間距離の大小によらず導体配線上に平坦性の良くかつ
膜内にボイドがない品質の良い層間絶縁膜を得ることが
できるので、この層間絶縁膜上に形成される導体配線も
段差切れ等の不良の発生が抑えられ、信頼性のよい多層
配線を得ることができる。
【0007】
【実施例】以下、本発明の一実施例を図面により説明す
る。図1,図2は、半導体集積回路の層間絶縁膜の形成
工程を示すもので、図1と図2はシリコン半導体基板
(以下、シリコン基板という)10上に設けられた第1
層目の導体配線間の距離が大の場合と小の場合を示して
おり、両者を一括して説明する。シリコン基板10の表
面の熱酸化膜11上にスパッタリング技術等の薄膜形成
技術によりアルミニウム膜を形成し、このアルミニウム
膜上にポジあるいはネガタイプのホトレジスト膜を塗布
し、ホトリソグラフィ技術により所定のホトレジストパ
タンーンを形成し、ドライあるいはウエットエッチング
により露出部分のアルミニウム膜をエッチングし(エッ
チング工程までの図示は省略する)、ホトレジストパタ
ーンを除去して第1層目のアルミニウム導体配線12を
形成する(図1(a),図2(a)参照)。
る。図1,図2は、半導体集積回路の層間絶縁膜の形成
工程を示すもので、図1と図2はシリコン半導体基板
(以下、シリコン基板という)10上に設けられた第1
層目の導体配線間の距離が大の場合と小の場合を示して
おり、両者を一括して説明する。シリコン基板10の表
面の熱酸化膜11上にスパッタリング技術等の薄膜形成
技術によりアルミニウム膜を形成し、このアルミニウム
膜上にポジあるいはネガタイプのホトレジスト膜を塗布
し、ホトリソグラフィ技術により所定のホトレジストパ
タンーンを形成し、ドライあるいはウエットエッチング
により露出部分のアルミニウム膜をエッチングし(エッ
チング工程までの図示は省略する)、ホトレジストパタ
ーンを除去して第1層目のアルミニウム導体配線12を
形成する(図1(a),図2(a)参照)。
【0008】つぎに、シリコン基板10上にアルミニウ
ム導体配線12を被覆する層間絶縁膜としてプラズマC
VD法によりシリコン酸化膜13を形成する(図1
(b)、2(b)参照)。図1(b),2(b)から明らかなよう
に、導体配線12間の距離が大の場合は各導体配線上の
シリコン酸化膜13の側面間は分離されているが、導体
配線12間の距離が小になると各導体配線12上のシリ
コン酸化膜13の側面は導体配線間にて接触して一体化
し内部にボイドVを形成する。このシリコン酸化膜13
上にホトレジスト膜14を塗布し(図1(b),2(b)参
照)、ホトリソグラフィ技術により導体配線形成用ホト
レジストパターンとポジネガを反転させたホトレジスト
パターン14aを形成する(図1(c),2(c)参照)。こ
の反転ホトレジストパターン14aの形成方法として
は、アルミニウム導体配線12形成時に使用したホトレ
ジストのポジネガを代えるかあるいはパターン形成用マ
スクのポジネガを反転させるかのいずれかを行えばよ
い。
ム導体配線12を被覆する層間絶縁膜としてプラズマC
VD法によりシリコン酸化膜13を形成する(図1
(b)、2(b)参照)。図1(b),2(b)から明らかなよう
に、導体配線12間の距離が大の場合は各導体配線上の
シリコン酸化膜13の側面間は分離されているが、導体
配線12間の距離が小になると各導体配線12上のシリ
コン酸化膜13の側面は導体配線間にて接触して一体化
し内部にボイドVを形成する。このシリコン酸化膜13
上にホトレジスト膜14を塗布し(図1(b),2(b)参
照)、ホトリソグラフィ技術により導体配線形成用ホト
レジストパターンとポジネガを反転させたホトレジスト
パターン14aを形成する(図1(c),2(c)参照)。こ
の反転ホトレジストパターン14aの形成方法として
は、アルミニウム導体配線12形成時に使用したホトレ
ジストのポジネガを代えるかあるいはパターン形成用マ
スクのポジネガを反転させるかのいずれかを行えばよ
い。
【0009】つぎに、このホトレジストパターン14a
をマスクとして層間シリコン酸化膜13をウエットエッ
チングあるいはケミカルドライエッチングのような等方
性エッチングによりアルミニウム導体配線12の一部が
露出するまでエッチングする。しかして、等方性エッチ
ング法を使用することにより、ホトレジストパターン1
4aに被覆された層間シリコン酸化膜13が被覆されて
いない部分の層間シリコン酸化膜13のエッチング深さ
に応じてサイドエッチされるので、層間シリコン酸化膜
13の表面の凹凸が軽減される(図1(d))。 特に導体
配線間の層間シリコン酸化膜13中にボイドVが形成さ
れている場合には、上記サイドエッチによりボイドVが
ホトレジストパターン14aに被覆されていない部分の
層間シリコン酸化膜13のエッチング深さにしたがって
順次除去され、異方性エッチングを行った場合のように
いつまでもボイド形状が残されるようなことはないの
で、残された層間シリコン酸化膜13に大きな凹凸を生
じない(図2(d))。 エッチング後にホトレジストパタ
ーン14aを剥離し、残された凹凸の少ない層間シリコ
ン酸化膜13およびアルミニウム導体配線12上に重ね
てプラズマCVD法によりシリコン酸化膜15を形成す
ることにより、平坦性が良好でかつ膜内にボイドのない
良好な品質の層間シリコン酸化膜15が得られる(図1
(e),図2(e))。この層間シリコン酸化膜15上に第2
層目のアルミニウム導体配線16を形成することによ
り、導体配線16の段差切れ等の不良のない信頼性のよ
い多層配線を得ることができる。
をマスクとして層間シリコン酸化膜13をウエットエッ
チングあるいはケミカルドライエッチングのような等方
性エッチングによりアルミニウム導体配線12の一部が
露出するまでエッチングする。しかして、等方性エッチ
ング法を使用することにより、ホトレジストパターン1
4aに被覆された層間シリコン酸化膜13が被覆されて
いない部分の層間シリコン酸化膜13のエッチング深さ
に応じてサイドエッチされるので、層間シリコン酸化膜
13の表面の凹凸が軽減される(図1(d))。 特に導体
配線間の層間シリコン酸化膜13中にボイドVが形成さ
れている場合には、上記サイドエッチによりボイドVが
ホトレジストパターン14aに被覆されていない部分の
層間シリコン酸化膜13のエッチング深さにしたがって
順次除去され、異方性エッチングを行った場合のように
いつまでもボイド形状が残されるようなことはないの
で、残された層間シリコン酸化膜13に大きな凹凸を生
じない(図2(d))。 エッチング後にホトレジストパタ
ーン14aを剥離し、残された凹凸の少ない層間シリコ
ン酸化膜13およびアルミニウム導体配線12上に重ね
てプラズマCVD法によりシリコン酸化膜15を形成す
ることにより、平坦性が良好でかつ膜内にボイドのない
良好な品質の層間シリコン酸化膜15が得られる(図1
(e),図2(e))。この層間シリコン酸化膜15上に第2
層目のアルミニウム導体配線16を形成することによ
り、導体配線16の段差切れ等の不良のない信頼性のよ
い多層配線を得ることができる。
【0010】なお、上記実施例においては、半導体集積
回路の多層配線を形成する場合について説明している
が、薄膜集積回路あるいは薄膜電子部品等の多層配線の
形成に本発明を適用してもよい。また、上記実施例にお
いては半導体基板上の第1層目の層間シリコン酸化膜の
平坦化について説明しているが、複数層目の層間シリコ
ン酸化膜の平坦化に対して本発明を適用してもよい。
回路の多層配線を形成する場合について説明している
が、薄膜集積回路あるいは薄膜電子部品等の多層配線の
形成に本発明を適用してもよい。また、上記実施例にお
いては半導体基板上の第1層目の層間シリコン酸化膜の
平坦化について説明しているが、複数層目の層間シリコ
ン酸化膜の平坦化に対して本発明を適用してもよい。
【図1】本発明の一実施例に係る半導体集積回路の多層
配線(導体配線の間隔が大の場合)の形成工程を示す概
略断面図である。
配線(導体配線の間隔が大の場合)の形成工程を示す概
略断面図である。
【図2】本発明の一実施例に係る半導体集積回路の多層
配線(導体配線の間隔が小の場合)の形成工程を示す概
略断面図である。
配線(導体配線の間隔が小の場合)の形成工程を示す概
略断面図である。
【図3】従来例に係る半導体集積回路の多層配線(導体
配線の間隔が大の場合)の形成工程を示す概略断面図で
ある。
配線の間隔が大の場合)の形成工程を示す概略断面図で
ある。
【図4】従来例に係る半導体集積回路の多層配線(導体
配線の間隔が小の場合)の形成工程を示す概略断面図で
ある。
配線の間隔が小の場合)の形成工程を示す概略断面図で
ある。
10…シリコン半導体基板、11…熱酸化膜、12…ア
ルミニウム導体配線、13,15…シリコン酸化膜、1
4…ホトレジスト膜。
ルミニウム導体配線、13,15…シリコン酸化膜、1
4…ホトレジスト膜。
Claims (1)
- 【請求項1】 基板の表面に形成された導体薄膜を所定
の第1ホトレジストパターンを用いてエッチングするこ
とにより導体配線を形成する工程と、該第1ホトレジス
トパターンを除去する工程と、該第1ホトレジストパタ
ーン除去後に前記導体配線を被覆する層間絶縁膜を形成
する工程と、該層間絶縁膜上に前記第1ホトレジストパ
ターンのポジネガを反転させた第2ホトレジストパター
ンを形成する工程と、該第2ホトレジストパターンをマ
スクとして前記層間絶縁膜を等方性エンチングにより前
記導体配線の一部が露出するまでエッチングする工程
と、該第2ホトレジストパターンを除去する工程と、該
第2ホトレジストパターン除去後に前記層間絶縁膜及び
導体配線上に重ねて絶縁膜を形成する工程とを備えたこ
とを特徴とする多層配線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24953391A JPH0590261A (ja) | 1991-09-27 | 1991-09-27 | 多層配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24953391A JPH0590261A (ja) | 1991-09-27 | 1991-09-27 | 多層配線の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0590261A true JPH0590261A (ja) | 1993-04-09 |
Family
ID=17194402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24953391A Pending JPH0590261A (ja) | 1991-09-27 | 1991-09-27 | 多層配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0590261A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0637062A2 (de) * | 1993-07-27 | 1995-02-01 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM |
-
1991
- 1991-09-27 JP JP24953391A patent/JPH0590261A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0637062A2 (de) * | 1993-07-27 | 1995-02-01 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM |
EP0637062A3 (de) * | 1993-07-27 | 1995-09-06 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM. |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4789648A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
JPH0590261A (ja) | 多層配線の形成方法 | |
JPH10150103A (ja) | 半導体装置の製造方法 | |
JPH0766178A (ja) | 半導体装置の製造方法 | |
JP2001148423A (ja) | 半導体装置の製造方法 | |
JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
JPH098007A (ja) | 絶縁膜の平坦化方法 | |
KR920010126B1 (ko) | 반도체 소자의 다층금속배선 공정방법 | |
JP2000031278A (ja) | 半導体装置の製造方法 | |
JP2758765B2 (ja) | 半導体装置の製造方法 | |
JPH0758204A (ja) | 半導体装置の製造方法 | |
KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
KR100217907B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
JPH06224196A (ja) | 半導体集積回路装置 | |
JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
JPS58155A (ja) | 半導体装置の製造方法 | |
JPH09116013A (ja) | 半導体装置およびその製造方法 | |
JPH01135044A (ja) | 半導体装置 | |
JPS60227440A (ja) | 半導体装置の製造方法 | |
JPH07326611A (ja) | 半導体装置の配線形成方法 | |
JPS6149439A (ja) | 半導体装置の製造方法 | |
JPH0927492A (ja) | 半導体装置の製造方法 | |
JPS59152645A (ja) | 集積回路の製造方法 | |
JPH05121561A (ja) | 半導体装置の製造方法 |