JP2009016582A - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP2009016582A JP2009016582A JP2007176828A JP2007176828A JP2009016582A JP 2009016582 A JP2009016582 A JP 2009016582A JP 2007176828 A JP2007176828 A JP 2007176828A JP 2007176828 A JP2007176828 A JP 2007176828A JP 2009016582 A JP2009016582 A JP 2009016582A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- metal
- etching
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】本発明の課題は、膜応力の発生により、リフトオフ層としてのレジスト層が下地絶縁膜から剥離し、その露呈部分に不要な金属膜が付着してもショート不良になることを防止できるパターン形成方法を提供する。
【解決手段】本発明のパターン形成方法は、ソース電極20上にPSGからなる下地絶縁膜23を形成し、その上に、金属膜パターン(TiNiAg)と異なるエッチング選択比を有する金属としてのAlからなる第2の金属層102を形成し、その上にリフトオフ層となるレジスト層24を形成し、レジスト層24に所定パターンの開口24aを形成し、これをマスクとして、第2の金属層102および下地絶縁膜23を順次、ウェットエッチングして開口102aおよび開口23aを形成し、その上から金属膜25を被着後、レジスト層を溶解させ、その上の不要な金属膜を除去した後、第2の金属層102をエッチング除去する。
【選択図】図4
【解決手段】本発明のパターン形成方法は、ソース電極20上にPSGからなる下地絶縁膜23を形成し、その上に、金属膜パターン(TiNiAg)と異なるエッチング選択比を有する金属としてのAlからなる第2の金属層102を形成し、その上にリフトオフ層となるレジスト層24を形成し、レジスト層24に所定パターンの開口24aを形成し、これをマスクとして、第2の金属層102および下地絶縁膜23を順次、ウェットエッチングして開口102aおよび開口23aを形成し、その上から金属膜25を被着後、レジスト層を溶解させ、その上の不要な金属膜を除去した後、第2の金属層102をエッチング除去する。
【選択図】図4
Description
本発明は、基板上にリフトオフ法により所定の金属膜パターンを形成するパターン形成方法に関する。
半導体装置の製造工程などで微細な金属膜パターンを形成する方法としてリフトオフ法が用いられる。
リフトオフ法は、基板上に形成された所定の開口パターンを有するリフトオフ層の上から金属膜を被着した後、リフトオフ層を除去することで同時にリフトオフ層上の不要な金属膜を除去し、リフトオフ層で覆われていない部分の金属膜を残すパターン形成方法であり、金属膜をエッチングしないためエッチングが困難な金属のパターニングに適した方法である。
従来の金属膜パターンの形成方法の一例として、半導体装置の電極部の形成方法を図5〜図7に示す。図5〜図7は各製造工程完了毎のデバイスの側断面図である。
先ず、図5(a)に示すように、Alからなるソース電極20上にSiNからなる下層の下地絶縁膜21をプラズマCVD法により形成する。
次に、図5(b)に示すように、その上にレジスト層22を形成する。
次に、図5(c)に示すように、フォトリソグラフィ法によりレジスト層22に所定パターンの開口22aを設けて、これをエッチングマスクとしてプラズマエッチング法により下層の下地絶縁膜21に開口21aを形成する。
次に、図5(d)に示すように、レジスト層を除去した後、下層の下地絶縁膜21上に、PSGからなる上層の下地絶縁膜23を常圧CVD法により形成する。
次に、図6(e)に示すように、その上にレジスト層24を形成する。
次に、図6(f)に示すように、フォトリソグラフィ法によりレジスト層24に所定パターンの開口24aを形成する。
次に、図6(g)に示すように、これをエッチングマスクとして、上層の下地絶縁膜23をバッファード弗酸でウェットエッチングして開口23aを形成する。
ここで、上層の下地絶縁膜23の開口23aは、アンダーカットによりレジスト層24の開口24aより大きく形成される。
次に、図7(h)に示すように、レジスト層24を残したまま、その上からTiNiAgからなる金属膜25をスパッタ法または蒸着法により被着する。
最後に、図7(i)に示すように、有機溶剤によりレジスト層を溶解除去し、同時にその上の金属膜を除去する。
これにより、ソース電極20上に所定パターンの金属膜25を形成することができる。(例えば、特許文献1参照)。
特許第3512078号
しかしながら、上記の従来のパターン形成方法では、レジスト層24の上にTiNiAgからなる金属膜25を被着させる際に、レジスト層24および金属膜25に膜応力(引張応力あるいは圧縮応力)が発生する。
この膜応力は、主としてレジスト層24と金属膜25との熱膨張係数の差に基づく膨張/収縮により生じ、膜形成温度が高いほど大きくなる。
そして、この膜応力が大きいと、図8に示すように、レジスト層24とその下の下地絶縁膜23との間で剥離が生じ、その剥離が進行して部分的に下地絶縁膜23が露呈し、その露呈部分に不要な金属膜25aが付着し、周辺の配線(図示せず)などとショートする虞があった。
本発明の課題は、膜応力の発生により、リフトオフ層としてのレジスト層が下地絶縁膜から剥離し、その露呈部分に不要な金属膜が付着してもショート不良になることを防止できるパターン形成方法を提供することである。
本発明のパターン形成方法は、
基板上にリフトオフ法を用いて第1の金属膜パターンを形成するパターン形成方法であって、
基板上に形成された第1の絶縁膜上に、犠牲膜となる、第1の金属膜パターンと異なるエッチング選択比を有する第2の金属層、または第1の絶縁膜と異なるエッチング選択比を有する第2の絶縁層を形成する工程と、
その上に、リフトオフ層となる所定の第1の開口を有するレジスト層を形成する工程と、
レジスト層をマスクとしてエッチングにより、第2の金属層または第2の絶縁層に第2の開口を形成する工程と、
第2の金属層または第2の絶縁層をマスクとしてエッチングにより、第1の絶縁膜に第3の開口を形成する工程と、
基板上に第1の金属膜を形成する工程と、
レジスト層を溶解除去する工程と、
第2の金属層または第2の絶縁層をエッチング除去する工程とを含むパターン形成方法である。
基板上にリフトオフ法を用いて第1の金属膜パターンを形成するパターン形成方法であって、
基板上に形成された第1の絶縁膜上に、犠牲膜となる、第1の金属膜パターンと異なるエッチング選択比を有する第2の金属層、または第1の絶縁膜と異なるエッチング選択比を有する第2の絶縁層を形成する工程と、
その上に、リフトオフ層となる所定の第1の開口を有するレジスト層を形成する工程と、
レジスト層をマスクとしてエッチングにより、第2の金属層または第2の絶縁層に第2の開口を形成する工程と、
第2の金属層または第2の絶縁層をマスクとしてエッチングにより、第1の絶縁膜に第3の開口を形成する工程と、
基板上に第1の金属膜を形成する工程と、
レジスト層を溶解除去する工程と、
第2の金属層または第2の絶縁層をエッチング除去する工程とを含むパターン形成方法である。
本発明のパターン形成方法によると、膜応力の発生により、リフトオフ層としてのレジスト層が下地絶縁膜から剥離し、その露呈部分に不要な金属膜が付着してもショート不良になることを防止できる。
本発明は、膜応力の発生により、リフトオフ層としてのレジスト層が下地絶縁膜から剥離し、その露呈部分に不要な金属膜が付着してもショート不良になることを防止するという目的を、基板上に形成された第1の絶縁膜上に、犠牲膜となる、第1の金属膜パターンと異なるエッチング選択比を有する第2の金属層、または第1の絶縁膜と異なるエッチング選択比を有する第2の絶縁層を形成する工程と、その上に、リフトオフ層となる所定の第1の開口を有するレジスト層を形成する工程と、レジスト層をマスクとしてエッチングにより、第2の金属層または第2の絶縁層に第2の開口を形成する工程と、第2の金属層または第2の絶縁層をマスクとしてエッチングにより、第1の絶縁膜に第3の開口を形成する工程と、基板上に第1の金属膜を形成する工程と、レジスト層を溶解除去する工程と、第2の金属層または第2の絶縁層をエッチング除去する工程とを含むことで実現した。
本発明の金属膜パターンの形成方法の一例として、半導体装置の電極部の形成方法を図1〜図3に示す。図1〜図3は各製造工程完了毎のデバイスの側断面図である。
先ず、図1(a)に示すように、Alからなるソース電極20上に下層の第1の絶縁膜としてのSiNからなる下地絶縁膜21をプラズマCVD法により形成する。
次に、図1(b)に示すように、その上にレジスト層22を形成する。
次に、図1(c)に示すように、フォトリソグラフィ法によりレジスト層22に所定パターンの開口22aを設けて、これをエッチングマスクとしてプラズマエッチング法により下地絶縁膜21に開口21aを形成する。
次に、図1(d)に示すように、レジスト層を除去した後、下地絶縁膜21上に、上層の第1の絶縁膜としてのPSGからなる下地絶縁膜23を常圧CVD法により形成する。
次に、図2(e)に示すように、その上に、これから形成しようとするTiNiAgからなる金属膜パターンと異なるエッチング選択比を有するAlからなる第2の金属層102を形成し、さらにその上に、リフトオフ層となるレジスト層24を形成する。
次に、図2(f)に示すように、フォトリソグラフィ法によりレジスト層24に所定パターンの開口24aを形成する。
次に、図2(g)に示すように、これをエッチングマスクとして、Alからなる第2の金属層102を燐酸または燐酸酢酸硝酸混合液でウェットエッチングして、開口102aを形成する。
引き続き、PSGからなる下地絶縁膜23をバッファード弗酸でウェットエッチングして、開口23aを形成する。
ここで、第2の金属層102の開口102aは、アンダーカットによりレジスト層24の開口24aより大きく形成され、下地絶縁膜23の開口23aは、アンダーカットにより第2の金属層102の開口102aより大きく形成される。
尚、開口102a,23aの形成は等方性を有するエッチング方法であればウェットエッチングに限らずドライエッチングであってもよい。
次に、図3(h)に示すように、レジスト層24を残したまま、その上からTiNiAgからなる金属膜25をスパッタ法または蒸着法により被着する。
その後、図3(i)に示すように、有機溶剤によりレジスト層を溶解させ、その上の金属膜を除去する。
最後に、図3(j)に示すように、Alからなる第2の金属層102を燐酸でエッチング除去し、これにより、ソース電極20上に所定パターンの金属膜25を形成することができる。
燐酸は、TiNiAgからなる金属膜25に比べ、Alからなる第2の金属層102に対して高いエッチング選択性を有するため、金属膜25をエッチング除去しない。
このようにすると、図4(a)に示すように、レジスト層24の上に金属膜25を被着させる際に、膜応力により、レジスト層24が剥離して、部分的に下地絶縁膜23が露呈し、その露呈部分に不要な金属膜25aが付着しても、図4(b)に示すように、第2の金属層がエッチング除去される際に同時に不要な金属膜も除去され好適である。
尚、上記では、TiNiAgからなる金属膜25の例で説明したが、特にこれに限るものではない。
また、上記では、Alからなる第2の金属層102の例で説明したが、金属層に限るわけではなく絶縁層であってもよく、第1の絶縁膜としての下地絶縁膜がSiO2からなる場合、これと異なるエッチング選択比を有する絶縁層としてSiNからなる第2の絶縁層を形成してもよい。
その場合、第2の絶縁層(SiN)を除去するエッチング液は、SiNに対して高いエッチング選択性を有するホット燐酸を使用する。
このように、金属膜パターンと異なるエッチング選択比を有する第2の金属層、または下地絶縁膜と異なるエッチング選択比を有する第2の絶縁層を適宜選択し、金属膜パターンや下地絶縁膜に比べ、高いエッチング選択性を有するエッチング液を用いるようにする。
また、上記では、2段階に分けて、先ず、レジスト層24を溶解除去した後、第2の金属層102をエッチング除去することで説明したが、第2の金属層102をエッチングするエッチング液の回り込みが良好な場合であれば、レジスト層24の溶解除去を施さずに、最初から第2の金属層102をエッチング除去することで同時に、その上のレジスト層24および金属膜25を除去するようにしてもよい。
本発明は、膜応力の発生により、リフトオフ層としてのレジスト層が下地絶縁膜から剥離し、その露呈部分に不要な金属膜が付着してもショート不良になることを防止できるパターン形成方法に適用できる。
20 ソース電極
21 下層の下地絶縁膜
21a,22a,23a,24a,102a 開口
22,24 レジスト層
23 上層の下地絶縁膜
25 金属膜
25a 露呈部分に付着した不要な金属膜
102 第2の金属層
21 下層の下地絶縁膜
21a,22a,23a,24a,102a 開口
22,24 レジスト層
23 上層の下地絶縁膜
25 金属膜
25a 露呈部分に付着した不要な金属膜
102 第2の金属層
Claims (5)
- 基板上にリフトオフ法を用いて第1の金属膜パターンを形成するパターン形成方法であって、
基板上に形成された第1の絶縁膜上に、犠牲膜となる、前記第1の金属膜パターンと異なるエッチング選択比を有する第2の金属層、または前記第1の絶縁膜と異なるエッチング選択比を有する第2の絶縁層を形成する工程と、
その上に、リフトオフ層となる所定の第1の開口を有するレジスト層を形成する工程と、
前記レジスト層をマスクとしてエッチングにより、前記第2の金属層または前記第2の絶縁層に第2の開口を形成する工程と、
前記第2の金属層または第2の絶縁層をマスクとしてエッチングにより、前記第1の絶縁膜に第3の開口を形成する工程と、
前記基板上に前記第1の金属膜を形成する工程と、
前記レジスト層を溶解除去する工程と、
前記第2の金属層または第2の絶縁層をエッチング除去する工程とを含むパターン形成方法。 - 等方性エッチングを用いて、前記第2の開口は前記第1の開口よりも大きく形成し、前記第3の開口は前記第2の開口よりも大きく形成する請求項1に記載のパターン形成方法。
- 前記第2の金属層または前記第2の絶縁層をエッチング除去する工程では、前記第1の金属膜および前記第1の絶縁膜を除去しないエッチャントを用いる請求項1または2に記載のパターン形成方法。
- 前記第1の絶縁膜はSiO2からなり、前記第1の金属膜はTiNiAgからなり、前記第2の金属層はAlからなる請求項1から3のいずれかに記載のパターン形成方法。
- 前記第1の絶縁膜はSiO2からなり、前記第1の金属膜はTiNiAgからなり、前記第2の絶縁層はSiNからなる請求項1から3のいずれかに記載のパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007176828A JP2009016582A (ja) | 2007-07-05 | 2007-07-05 | パターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007176828A JP2009016582A (ja) | 2007-07-05 | 2007-07-05 | パターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009016582A true JP2009016582A (ja) | 2009-01-22 |
Family
ID=40357130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007176828A Pending JP2009016582A (ja) | 2007-07-05 | 2007-07-05 | パターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009016582A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014046145A1 (ja) | 2012-09-24 | 2014-03-27 | コニカミノルタ株式会社 | 光電変換素子およびその製造方法 |
WO2015001984A1 (ja) | 2013-07-01 | 2015-01-08 | コニカミノルタ株式会社 | 光電変換素子モジュールおよびその製造方法 |
-
2007
- 2007-07-05 JP JP2007176828A patent/JP2009016582A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014046145A1 (ja) | 2012-09-24 | 2014-03-27 | コニカミノルタ株式会社 | 光電変換素子およびその製造方法 |
WO2015001984A1 (ja) | 2013-07-01 | 2015-01-08 | コニカミノルタ株式会社 | 光電変換素子モジュールおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100290852B1 (ko) | 에칭 방법 | |
WO2008045544A2 (en) | Patterning methods | |
JP5341579B2 (ja) | 微細構造体の製造方法 | |
JP2009016582A (ja) | パターン形成方法 | |
JP2007184390A (ja) | 半導体基板のエッチング方法 | |
TW200802989A (en) | Etching method, etching mask and method for manufacturing semiconductor device using the same, semiconductor device and semiconductor laminating structure | |
JP5857659B2 (ja) | 半導体素子の製造方法 | |
US8282845B2 (en) | Etching with improved control of critical feature dimensions at the bottom of thick layers | |
JP2006019496A (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
JP2007035904A (ja) | アクティブ基板の製造方法 | |
JPH1079426A (ja) | 層間コンタクトの形成方法及びその構造 | |
JP2778127B2 (ja) | 半導体装置の製造方法 | |
KR100850097B1 (ko) | 반도체 소자의 살리사이드 블록킹막 형성 방법 | |
JP3369957B2 (ja) | 半導体装置の製造方法 | |
KR100425935B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
JPH03248429A (ja) | 半導体装置の製造方法 | |
JP2005118943A (ja) | マイクロマシンの製造方法およびマイクロマシン | |
JP3109506B2 (ja) | パターン形成方法 | |
JP2001351974A (ja) | 半導体装置の製造方法 | |
KR100568098B1 (ko) | 금속 패턴 형성 방법 | |
JPH05175159A (ja) | 半導体素子の製造方法 | |
JP2004356184A (ja) | 半導体装置の製造方法、ccd撮像素子、および撮像素子 | |
JP2006080171A (ja) | 薄膜トランジスタパネルの製造方法 | |
JP2004247472A (ja) | 半導体装置および薄膜形成方法 | |
KR0147711B1 (ko) | 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법 |