KR0147711B1 - 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법 - Google Patents

반도체 소자 제조시 폴리실리콘 스트링거의 제거방법

Info

Publication number
KR0147711B1
KR0147711B1 KR1019950019165A KR19950019165A KR0147711B1 KR 0147711 B1 KR0147711 B1 KR 0147711B1 KR 1019950019165 A KR1019950019165 A KR 1019950019165A KR 19950019165 A KR19950019165 A KR 19950019165A KR 0147711 B1 KR0147711 B1 KR 0147711B1
Authority
KR
South Korea
Prior art keywords
polysilicon
stringer
etch
spacer
layer
Prior art date
Application number
KR1019950019165A
Other languages
English (en)
Other versions
KR970004026A (ko
Inventor
오진성
박찬동
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950019165A priority Critical patent/KR0147711B1/ko
Publication of KR970004026A publication Critical patent/KR970004026A/ko
Application granted granted Critical
Publication of KR0147711B1 publication Critical patent/KR0147711B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 기판(1) 상에 폴리실리콘층(3, 5)을 포함하는 예정된 패턴(3 내지 6)을 형성할 때 생성되는 폴리실리콘 스트링거(8)의 제거방법에 있어서, 기 형성된 상기 예정된 패턴의 측벽에 식각방지 스페이서(9')를 형성하는 단계; 및 상기 식각방지 스페이서와의 식각 선택비를 이용하여 폴리실리콘 스트링거를 식각하는 단계를 포함하는 것을 특징으로 하며, 기 형성된 패턴을 손상시키지 않으면서 폴리실리콘 스트링거를 제거할 수 있어 소자의 제조수율 및 전기적 특성을 향상시킬 수 있도록 한 것이다.

Description

반도체 소자 제조시 폴리실리콘 스트링거의 제거방법
제1a도 내지 제1e도는 본 발명에 따른 폴리실리콘 스트링거의 제거 과정도.
*도면의 주요 부분에 대한 부호 설명
8:폴리실리콘 스트링거 9':질화층 스페이서
본 발명은 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법에 관한 것이다.
일반적으로, 플레쉬 메모리(Flash memory) 소자의 제조 공정에서와 같이 폴리실리콘층(주로 다층구조)을 포함하는 패턴을 형성해야 하는 공정에서는 패터닝시 단차가 큰 부위에 폴리실리콘층이 잔류하게 된다. 이렇게 잔류하는 폴리실리콘층을 폴리실리콘 스트링거(Stringer)라 하며, 이는 전체 소자의 전기적 특성을 저하시킬 수 있기 때문에 제거되어야 한다.
폴리실리콘 스트링거는 식각공정을 이용하여 제거할 수 있으나, 이러한 식각공정은 기 형성된 패턴을 손상시킬 수 있는 문제점을 내포하고 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 폴리실리콘 스트링거를 제거하기 위한 식각공정시 기 형성된 패턴의 손상을 방지하는 폴리실리콘 스트링거의 제거방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 기판 상에 폴리실리콘층을 포함하는 예정된 패턴을 형성할 때 생성되는 폴리실리콘 스트링거의 제거방법에 있어서, 기 형성된 상기 예정된 패텅의 측벽에 식각방지 스페이서를 형성하는 단계; 및 상기 식각방지 스페이서와의 식각 선택비를 이용하여 폴리실리콘 스트링거를 식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면 제1a도 내지 제1e도를 참조하여 본 발명의 일 실시예를 상세히 설명하면 다음과 같다.
제1a도 내지 제1e도는 본 발명의 일실시예에 따른 폴리실리콘 스트링거의 제거 과정도이다.
제1a도 및 제1b도는 플래쉬 메모리 소자 제조시 폴리실리콘 스트링거가 형성되는 과정을 설명하는 과정도로서, 도면에 도시된 바와 같이 필드산화층(2)을 포함하는 예정된 패턴이 기 형성된 실리콘판(1) 전체구조 상에 폴리실리콘층(3), ONO층(4), 폴리실리콘층(5), 산화층(6), 감광층 패턴(7)을 형성한 후, 감광층 패턴(7)을 이용하여 패터닝을 수행함으로써 형성되는 패턴 주변에 폴리실리콘 스트링거(8)가 잔류한다.
이를 제거하기 위해 본 발명은 먼저, 제1c도에 도시된 바와 같이 전체구조 표면에 질화층(9)을 형성한다.
이어서, 제1d도에 도시된 바와 같이 폴리실리콘 스트링거가 노출되도록 전면식각을 수행한다. 이때, 패턴(3 내지 6)의 측벽에 질화층 스페이서(9')가 잔류하게 되며, 이렇게 형성되는 질화층 스페이서(9')가 폴리실리콘 스트링거(8)를 제거하기 위한 식각공정시 패턴(3 내지 6)의 손상을 방지하게 된다. 따라서, 제1e도에 도시된 바와 같이 패턴(3 내지 6)의 식각공정에 의한 손상없이 폴리실리콘 스트링거를 완전히 제거할 수 있게 된다. 여기서, 폴리실리콘 스트링거(8)를 제거하기 위한 식각공정은 동반성 특징을 가지는 SF6개스를 사용하며, 이때, 질화층(9)에 대한 폴리실리콘 스트링거(8)의 식각 선택비는 적어도 5:1 이상이여야 한다.
참고적으로, 전술한 본 발명은 자기정렬(Selfalignment) 식각시 다른 패턴의 손상없이 폴리실리콘 스트링거를 제거하기에 특히 효과적이다.
상기와 같이 이루어지는 본 발명은 기 형성된 패턴을 손상시키지 않으면서 폴리실리콘 스트링거를 제거할 수 있어 소자의 제조수율 및 전기적 특성을 향상시킬 수 있는 특유의 효과가 있다.

Claims (6)

  1. 반도체 기판 상에 폴리실리콘층을 포함하는 예정된 패턴을 형성할 때 생성되는 폴리실리콘 스트링거의 제거방법에 있어서, 기 형성된 상기 예정된 패턴의 측벽에 식각방지 스페이서를 형성하는 단계; 및 상기 식각방지 스페이서와의 식각 선택비를 이용하여 폴리실리콘 스트링거를 식각하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 스트링거의 제거방법.
  2. 제1항에 있어서, 상기 기 형성된 예정된 패턴의 측벽에 식각방지 스페이서를 형성하는 단계는 전체구조 표면에 식각방지층을 형성하는 단계; 상기 폴리실리콘 스트링거가 노출되도록 전면식각을 수행하여 상기 예정된 패턴의 측벽에 식각방지층 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 스트링거의 제거방법.
  3. 제2항에 있어서, 상기 식각방지층은 질화층인 것을 특징으로 하는 폴리실리콘 스트링거의 제거방법.
  4. 제3항에 있어서, 상기 폴리실리콘 스트링거는 동방성 식각되는 것을 특징으로 하는 폴리실리콘 스트링거의 제거방법.
  5. 제4항에 있어서, 상기 폴리실리콘 스트링거는 SF6개스를 사용하여 제거되는 것을 특징으로 하는 폴리실리콘 스트링거의 제거방법.
  6. 제5항에 있어서, 상기 질화층 스페이서와 폴리실리콘 스트링거의 식각 선택비가 적어도 5:1 인 것을 특징으로 하는 폴리실리콘 스트링거의 제거방법.
KR1019950019165A 1995-06-30 1995-06-30 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법 KR0147711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019165A KR0147711B1 (ko) 1995-06-30 1995-06-30 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019165A KR0147711B1 (ko) 1995-06-30 1995-06-30 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법

Publications (2)

Publication Number Publication Date
KR970004026A KR970004026A (ko) 1997-01-29
KR0147711B1 true KR0147711B1 (ko) 1998-08-01

Family

ID=19419514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019165A KR0147711B1 (ko) 1995-06-30 1995-06-30 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법

Country Status (1)

Country Link
KR (1) KR0147711B1 (ko)

Also Published As

Publication number Publication date
KR970004026A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
KR0147711B1 (ko) 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법
KR100705231B1 (ko) 반도체 소자의 제조 방법
KR100451990B1 (ko) 반도체소자 제조방법
KR100324933B1 (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100590378B1 (ko) 플래쉬 메모리 소자 제조방법
KR100796515B1 (ko) 반도체 소자 형성방법
KR100361527B1 (ko) 반도체소자의제조방법
KR100607755B1 (ko) 반도체 소자의 플로팅 게이트 형성 방법
KR100309138B1 (ko) 반도체소자의스페이서형성방법
KR100489535B1 (ko) 헬리컬 소스를 이용한 오.엔.오측벽 식각방법
KR100490299B1 (ko) 플래시 메모리 소자의 제조 방법
KR100504549B1 (ko) 반도체 소자의 제조방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR100335776B1 (ko) 반도체소자의필드산화막형성방법
US20030087529A1 (en) Hard mask removal process
KR100433490B1 (ko) 반도체 소자의 제조방법
KR950004978B1 (ko) 실리사이드막/폴리실리콘층 식각방법
KR20040076982A (ko) 플래시 메모리 소자의 제조 방법
KR0140726B1 (ko) 반도체 소자의 제조방법
KR100984454B1 (ko) 반도체 소자 제조 방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR100202657B1 (ko) 트랜지스터의 제조방법
KR19990048776A (ko) 플래쉬 메모리 셀의 제조방법
KR20070002504A (ko) 반도체 소자의 스페이서 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee