CN1891617A - 在感应耦合等离子体刻蚀中保护刻蚀结构的方法 - Google Patents
在感应耦合等离子体刻蚀中保护刻蚀结构的方法 Download PDFInfo
- Publication number
- CN1891617A CN1891617A CN 200510012079 CN200510012079A CN1891617A CN 1891617 A CN1891617 A CN 1891617A CN 200510012079 CN200510012079 CN 200510012079 CN 200510012079 A CN200510012079 A CN 200510012079A CN 1891617 A CN1891617 A CN 1891617A
- Authority
- CN
- China
- Prior art keywords
- etching
- silicon
- inductively coupled
- coupled plasma
- icp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
本发明提供一种在感应耦合等离子体(ICP)刻蚀中保护刻蚀结构的方法，属于微电子机械系统(MEMS)加工工艺技术领域。该方法在感应耦合等离子体ICP干法刻蚀硅结构时，不将硅片刻蚀穿通，在硅结构上PECVD淀积氧化硅，各项同性刻蚀硅结构上表面的氧化硅，再ICP刻蚀剩余未穿通部分的硅，释放硅结构，使硅结构的侧壁形成保护层。本发明保证了刻蚀结构的完整性，使MEMS或NEMS器件具有实际提高工艺结果质量的作用。
Description
技术领域
本发明属于微电子机械系统(MEMS)加工工艺技术领域，尤其涉及对微结构感应耦合等离子体(ICP)刻蚀中保护刻蚀结构完整性的方法。
背景技术
在微电子机械系统(MEMS)和现代微电子工艺技术中，硅深刻蚀技术是一项重要基础加工工艺，其不断开发与改进推动和促进了MEMS与IC工业的发展，特别是在MEMS体硅加工技术中硅深刻蚀技术是一项无法回避的关键性技术，但是在实际的器件与结构的加工过程中，由于刻蚀工艺中本身存在的微负载效应(Micro Loading Effect)(刻蚀的均匀性和刻蚀质量之间的矛盾)和对不同刻蚀深宽比的Lag效应(不同深宽比和刻蚀面积的结构，刻蚀速率不同的问题)，以及对硅一玻璃结构或SOI硅片的刻蚀中出现的Footing效应(常时间过刻蚀造成的硅结构底部横向钻蚀的问题)，使得对于硅-玻璃，硅-硅键合或SOI(Silicon On Glass)结构刻蚀的始终没有一种有效而易于实现的刻蚀工艺控制方法，这一问题使得使用硅ICP深刻蚀释放加工完成的MEMS器件结构完整性差，影响了MEMS器件工艺结果的一致性，进一步使MEMS器件成品率降低。而且造成MEMS器件的实际测试性能与设计性能出现较大偏差，特别会影响MEMS器件的漂移稳定性等实用关键指标。
如：“Trench etch process for a single-wafer RIE dry etch reactor”(United StatesPatent Number 4,855,017)所涉及的用于整个硅片的反应离子干法刻蚀(RIE dry etch)，以及“Method of anisotropically etching silicon”(United States PatentNumber5,501,893)所涉及的各项异性高深宽比硅刻蚀工艺均没有对硅刻蚀结构工艺结果的完整性方面提出相关的工艺控制方案。
“面向多用户的键合一深刻蚀释放微电子机械加工方法”(CN1431142)公开了一种先进的对准静电键合和高深宽比硅刻蚀技术。“高深宽比硅刻蚀方法”(申请号：CN03104779)也公开了一种高深宽比硅刻蚀技术。但是对于刻蚀形状的保护也没有提出相关的解决方案。
硅-玻璃键合使用感应耦合等离子体刻蚀时，通常采用两种4英寸片子，一个是典型的n型(100)晶向，450微米厚，电阻率是2-4(Ω·cm)的单晶硅，另一片是厚度为500微米的Pyrex 7740玻璃，刻蚀穿通的硅结构都是75±5μm，使用Surface TechnologySystems(STS)公司的inductively coupled plasma(ICP)干法各项异性刻蚀设备，具体使用the advanced silicon etch(ASE)，对于氧化硅的干法刻蚀使用Surface TechnologySystems(STS)公司的the advanced oxide etch(AOE)刻蚀设备或RIE设备，也采用了湿法腐蚀(HF∶H2O＝1∶10)的方法腐蚀SiO2。参考图1，感应耦合等离子体刻蚀的基本工艺流程包括：首先光刻，定义键合区域，使用ICP干法或KOH湿法将4微米的浅槽形成(a)，在硅片表面采用扩散的方法(N(100)硅片，注入磷剂量5E15，能量80kev)，可获得好的金属-半导体欧姆接触(b)，光刻在玻璃片表面溅射淀积400/300/900微米的Ti/Pt/Au，剥离形成金属图形(c)，使用EVG-501键合机，进行硅-玻璃阳极键合，硅片减薄至75±5微米(d)，然后使用STS公司的ASE工艺干法刻蚀穿通(e)。
发明内容
本发明提供一种在感应耦合等离子体(ICP)刻蚀中保护刻蚀结构完整性的方法。
本发明内容：一种在感应耦合等离子体(ICP)刻蚀中保护刻蚀结构的方法，包括在感应耦合等离子体(ICP)刻蚀中增加以下步骤：
(1)ICP干法刻蚀硅结构，但不穿通，形成台阶；
(2)在硅结构上PECVD淀积氧化硅；
(3)各项异性刻蚀硅结构上表面的氧化硅，硅结构的侧壁形成保护层；
(4)ICP刻蚀剩余未穿通部分的硅，释放硅结构。
在感应耦合等离子体(ICP)刻蚀前，进一步热氧化硅片底部，在硅结构底部形成SiO2保护层，包括以下步骤：
(1)在硅片底部热氧化；LPCVD Si3N4；光刻；
(2)RIE Si3N4；缓冲HF酸溶液过腐蚀SiO2；
(3)去光刻胶；KOH湿法腐蚀，去K离子；
(4)热氧化，去Si3N4；
(5)HF酸湿法腐蚀SiO2(H2O∶HF＝10∶1)。
感应耦合等离子体(ICP)刻蚀，包括以下步骤：
(1)浅台阶形成；
(2)硅片台阶表面注入；
(3)玻璃片表面光刻，溅射Ti/Pt/Au，剥离形成金属电极；
(4)硅-玻璃阳极键合；硅片KOH，减薄；
(5)感应耦合等离子体(ICP)刻蚀。
步骤(3)可采用RIE各项异性刻蚀硅结构上表面的氧化硅。
步骤(3)可采用AOE各项异性刻蚀硅结构上表面的氧化硅。
本发明的技术效果：针对目前刻蚀的实际情况，在硅结构大面积还未穿通，有部分结构没有刻蚀完成时，采用PECVD淀积SiO2，后用RIE刻蚀SiO2，最后再使用ICP将刻蚀结构全部穿通。这样保证了刻蚀结构的完整性，通过FIB电镜工艺照片工艺结果比较，器件结构完整性有提高，本发明对使用键合(如硅-玻璃、硅-硅键合)和ICP深刻蚀技术的MEMS或NEMS器件具有实际提高工艺结果质量的作用。
附图说明
下面结合附图，对本发明做出详细描述。
图1为感应耦合等离子体刻蚀的基本的工艺流程；
图1-a 浅台阶形成；图1-b 硅片台阶表面扩散；图1-c 剥离形成金属电极；
图1-d硅-玻璃阳极键合，硅片减薄至80微米；图1-e ICP刻蚀穿通。
图2为在感应耦合等离子体刻蚀中保护刻蚀结构完整性方法的工艺流程；
图2-a浅台阶形成；图2-b硅片台阶表面注入；图2-c玻璃片表面光刻，溅射Ti/Pt/Au，剥离形成金属电极；图2-d.硅-玻璃阳极键合，硅片KOH减薄；图2-e ICP干法刻蚀，但未穿通；图2-f PECVD淀积氧化硅；图2-g RIE各项异性刻蚀底部氧化硅；图2-h ICP刻蚀穿通释放结构。
图3为另一在感应耦合等离子体刻蚀中保护刻蚀结构完整性方法的工艺流程；
图3-a热氧化；LPCVD Si3N4；光刻；图3-b RIE Si3N4；缓冲HF酸溶液过腐蚀SiO2；图3-c去光刻胶；KOH湿法腐蚀，去K离子；图3-d热氧化；图3-e去Si3N4；
图3-f HF酸湿法腐蚀SiO2(H2O∶HF＝10∶1)；图3-g硅片台阶表面注入；图3-h玻璃片表面光刻，溅射Ti/Pt/Au，剥离形成金属电极；图3-I硅-玻璃阳极键合；硅片KOH减薄；图3-j ICP干法刻蚀，但未穿通；图3-k PECVD淀积氧化硅；图3-l RIE各项异性刻蚀底部氧化硅；图3-m ICP刻蚀穿通释放结构。
图中，1-体硅衬底 2-金属电极 3-玻璃 4-铝掩膜 5-氧化硅 6-光刻胶7-氮化硅。
图4为本发明和现有工艺的结果对照；
图4-a采用现有感应耦合等离子体刻蚀方法针对梳齿部分的结果(过刻蚀6分钟)；
图4-b采用本发明工艺针对梳齿部分的结果(过刻蚀6分钟)；
图4-c采用本发明工艺针对梳齿部分的结果(过刻蚀8分钟)；
图4-d采用本发明另一工艺针对梳齿部分的结果(过刻蚀6分钟)。
具体实施方式
将硅结构的侧壁加入SiO2，使硅的ICP穿通时侧壁具有SiO2层保护，该方法保护硅结构，还对电容式微结构具有电性能隔离作用。
具体工艺流程如图2所示，形成4±0.5微米台阶(通过ICP干法刻蚀或KOH湿法腐蚀)(a)，注入，对于N型(100)硅片，注磷，剂量5E15，能量80kev；(b)，Pyrex 7740玻璃上光刻，后溅射Ti/Pt/Au厚度分别为400埃/300埃/900埃，剥离形成金属电极；(c)，硅-玻璃阳极键合，KOH硅片减薄，在硅-玻璃键合后的硅片上溅射铝600埃，光刻，腐蚀铝(H3PO4∶HNO3∶H2O＝10∶1∶2.5)；(d)，ASE干法刻蚀但是刻蚀到未达到穿通(使用表一的刻蚀参数)；(e)，在刻蚀结构的表面PECVD淀积覆盖氧化硅层4000埃，PECVD工艺参数见表二所示；(f)，在ICP刻蚀穿通前，使用RIE各项异性干法刻蚀氧化硅，具体工艺参数见表三和表四；(g)，最后使用干法刻蚀释放结构；(h)。由于干法刻蚀中出现的RIE lag效应(在刻蚀大面积与小面积的高深宽比结构时，大面积的刻蚀速率高于小面积的刻蚀速率，造成同时刻蚀时，刻蚀结果深浅不一)，当将大面积结构刻蚀穿通时，细小的面积还没有刻蚀释放开，所以要想将小面积也刻蚀释放开，必须使的已经释放开的大面积结构承受将小面积释放开的过蚀时间，由于氧化硅和硅的刻蚀选择比为1∶120-1∶125，硅结构的侧壁有氧化硅保护，所以长时间过刻蚀不会对实际的硅刻蚀结构造成损伤，解决了硅结构抗过蚀的工艺问题，硅结构的侧壁经过6分钟或8分钟的过刻蚀，工艺结果如图4-b、图4-c所示，其结构形状的完整性要优于图4-a所示的工艺结果，但是硅结构的底部仍然由于ASE干法刻蚀穿通时造成了部分损伤。
表一ASE刻蚀条件
表二PECVD工艺参数
| PECVD parameters(300℃) | ||||
| Gas flow(sccm) | Pressure(mTorr) | RF Power(W) | ||
| SiH4 | N2O | N2 | ||
| 12 | 1420 | 392 | 550 | 60 |
表三RIE工艺参数
| RIE parameters | |||
| Gas flow(sccm) | VacuumPressure(mTorr) | RF Power(W) | |
| SF6 | He2 | 80 | 100 |
| 30 | 20 | ||
表四RIE刻蚀时间与刻蚀深度
| RIE EtchingTime(minute) | Oxide layer thick() | ||||
| 0 | 3764 | 3917 | 3896 | 3851 | 3835 |
| 5 | 2718 | 2687 | 2710 | 2761 | 2710 |
| 5 | 1170 | 1128 | 1150 | 1191 | 1100 |
| 2.5 | 609 | 614 | 608 | 679 | 64l |
| 1.5 | 385 | 368 | 342 | 344 | 361 |
本发明还可将硅结构的侧壁和底部加入SiO2，使硅的ICP穿通时侧壁与底部都具有SiO2层保护，该方法保护硅结构完整性，还对微结构具有电性能绝缘隔离作用。具体工艺流程如图4所示，在硅片背面氧化300埃，(1000℃，通O2 20分钟)LPCVD Si3N4 1000埃，光刻定义硅玻璃键合时硅片上键合区域(a)，RIE Si3N4，缓冲HF酸溶液(HF∶H2O＝6∶1)湿法过腐蚀SiO2(b)，去胶，KOH湿法腐蚀出4±0.5微米台阶，去K离子(纯水冲洗)(c)，热氧化3000埃(950℃，先通O2 5分钟，再通O2与H2混合气体42分钟，然后通O2 5分钟)(d)，去Si3N4(e)，HF酸(H2O∶HF＝10∶1)湿法腐蚀SiO2 300埃，台阶底部的氧化硅厚度如表六所示(f)，注入，对于N型(100)硅片，注磷剂量5E15，能量80kev(g)，Pyrex 7740玻璃上光刻，后溅射Ti/Pt/Au厚度分别为400埃/300埃/900埃，剥离形成金属电极(h)，硅-玻璃阳极键合，KOH硅片减薄(i)，在硅-玻璃键合后的硅片上溅射铝600埃，光刻，腐蚀铝(H3PO4∶HNO3∶H2O＝10∶1∶2.5)，去胶，ASE干法刻蚀但是刻蚀到未达到穿通(使用表一的刻蚀参数)(j)，在刻蚀结构的表面PECVD淀积覆盖氧化硅层4000埃，PECVD工艺参数入表三所示(k)，在ICP刻蚀穿通前，使用the advanced oxi de etch(AOE)各项异性干法刻蚀氧化硅，具体工艺参数见表七，最后使用干法刻蚀释放结构(m)。工艺结果如图4-d所示，对比图4-a、图4-b和图4-c的工艺结果，可以看出使用该工艺方案完成的硅结构完整性有明显提高，这对解决工艺一致性和提高器件的性能，以及进一步提高器件成品率上具有实际的意义与贡献。
表六经过HF酸(H2O∶HF＝10∶1)腐蚀台阶上氧化硅后，台阶下氧化硅厚度
| Thermal oxide() | ||||
| 2614 | 2604 | 2640 | 2610 | 2634 |
表七AOE刻蚀工艺参数(Coil generator 13.56MHz，Platen generator 13.566MHz)
| AOE parameters | ||||||
| Gas flow(sccm/min) | Pressure(mTorr) | PlatenPower(W) | CoilPower(W) | APC(degree) | ||
| C4F8 | H2 | He | ||||
| 10 | 8 | 174 | 4 | 300 | 1000 | 77.5 |
通过实际工艺结果的对比可以看出，在使用了SiO2层保护的硅结构，其抗过蚀能力提高，对于目前提出的本发明工艺流程的工艺结果，使用侧壁和底部均加入SiO2层保护的硅结构其完整性方面达到最优结果。
Claims (5)
1、一种在感应耦合等离子体刻蚀中保护刻蚀结构的方法，包括在感应耦合等离子体ICP刻蚀中增加以下步骤：
(1)ICP刻蚀硅结构，但不穿通，形成台阶；
(2)在硅结构上淀积氧化硅或热氧化形成氧化硅；
(3)各项异性刻蚀硅结构表面的氧化硅，硅结构的侧壁形成保护层；
(4)ICP刻蚀剩余未穿通部分的硅，释放硅结构。
2、如权利要求1所述的在感应耦合等离子体刻蚀中保护刻蚀结构的方法，其特征在于：在感应耦合等离子体刻蚀前，进一步热氧化硅片底部，在硅结构底部形成保护层，包括以下步骤：
(1)在硅片底部热氧化；LPCVD Si3N4；光刻；
(2)RIE Si3N4；缓冲HF酸溶液过腐蚀SiO2；
(3)去光刻胶；KOH湿法腐蚀，去K离子；
(4)热氧化，去Si3N4；
(5)HF酸湿法腐蚀SiO2。
3、如权利要求1或2所述的在感应耦合等离子体刻蚀中保护刻蚀结构的方法，其特征在于：感应耦合等离子体刻蚀，包括以下步骤：
(1)刻蚀或腐蚀硅片，形成浅台阶；
(2)硅片台阶表面注入；
(3)玻璃片表面光刻，溅射Ti/Pt/Au，剥离形成金属电极；
(4)硅-玻璃阳极键合；硅片KOH，减薄；
(5)ICP刻蚀硅片，释放硅结构。
4、如权利要求1所述的在感应耦合等离子体刻蚀中保护刻蚀结构的方法，其特征在于：步骤(3)采用RIE各项异性刻蚀硅结构表面的氧化硅。
5、如权利要求1所述的在感应耦合等离子体刻蚀中保护刻蚀结构的方法，其特征在于：步骤(3)采用AOE各项异性刻蚀硅结构上表面的氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100120790A CN100435272C (zh) | 2005-07-01 | 2005-07-01 | 在感应耦合等离子体刻蚀中保护刻蚀结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100120790A CN100435272C (zh) | 2005-07-01 | 2005-07-01 | 在感应耦合等离子体刻蚀中保护刻蚀结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1891617A true CN1891617A (zh) | 2007-01-10 |
| CN100435272C CN100435272C (zh) | 2008-11-19 |
Family
ID=37596855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100120790A Expired - Fee Related CN100435272C (zh) | 2005-07-01 | 2005-07-01 | 在感应耦合等离子体刻蚀中保护刻蚀结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100435272C (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102079502A (zh) * | 2010-12-03 | 2011-06-01 | 华东光电集成器件研究所 | 一种mems器件及其圆片级真空封装方法 |
| CN101279713B (zh) * | 2008-03-31 | 2011-09-14 | 清华大学 | 一种制备悬浮式微硅静电陀螺/加速度计敏感结构的方法 |
| CN104211010A (zh) * | 2013-06-03 | 2014-12-17 | 中国科学院微电子研究所 | 一种刻蚀方法 |
| CN105699429A (zh) * | 2016-01-08 | 2016-06-22 | 平高集团有限公司 | 一种微米级半导体传感器及其制备方法 |
| CN106608614A (zh) * | 2015-10-21 | 2017-05-03 | 北京卓锐微技术有限公司 | Mems结构的制造方法 |
| CN106629583A (zh) * | 2017-01-22 | 2017-05-10 | 北京理工大学 | 一种体硅sog工艺 |
| CN106992167A (zh) * | 2016-01-21 | 2017-07-28 | 美光科技公司 | 半导体结构及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3220992B2 (ja) * | 1991-01-22 | 2001-10-22 | ソニー株式会社 | ドライエッチング方法 |
| DE4241045C1 (de) * | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
| CN1431142A (zh) * | 2003-02-28 | 2003-07-23 | 北京大学 | 面向多用户的键合－深刻蚀释放微电子机械加工方法 |
| CN1209799C (zh) * | 2003-02-28 | 2005-07-06 | 北京大学 | 高深宽比硅深刻蚀方法 |
| TWI234819B (en) * | 2003-05-06 | 2005-06-21 | Walsin Lihwa Corp | Selective etch method for side wall protection and structure formed using the method |
| CN1246498C (zh) * | 2003-09-25 | 2006-03-22 | 北京大学 | 基于电感耦合等离子体刻蚀多晶硅及制备超细线条的方法 |
| CN1318851C (zh) * | 2004-06-22 | 2007-05-30 | 中国电子科技集团公司第十三研究所 | 硅玻璃键合的栅型高冲击加速度计 |
-
2005
- 2005-07-01 CN CNB2005100120790A patent/CN100435272C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101279713B (zh) * | 2008-03-31 | 2011-09-14 | 清华大学 | 一种制备悬浮式微硅静电陀螺/加速度计敏感结构的方法 |
| CN102079502A (zh) * | 2010-12-03 | 2011-06-01 | 华东光电集成器件研究所 | 一种mems器件及其圆片级真空封装方法 |
| CN102079502B (zh) * | 2010-12-03 | 2014-08-13 | 华东光电集成器件研究所 | 一种mems器件及其圆片级真空封装方法 |
| CN104211010A (zh) * | 2013-06-03 | 2014-12-17 | 中国科学院微电子研究所 | 一种刻蚀方法 |
| CN106608614A (zh) * | 2015-10-21 | 2017-05-03 | 北京卓锐微技术有限公司 | Mems结构的制造方法 |
| CN105699429A (zh) * | 2016-01-08 | 2016-06-22 | 平高集团有限公司 | 一种微米级半导体传感器及其制备方法 |
| CN106992167A (zh) * | 2016-01-21 | 2017-07-28 | 美光科技公司 | 半导体结构及其制作方法 |
| CN106629583A (zh) * | 2017-01-22 | 2017-05-10 | 北京理工大学 | 一种体硅sog工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100435272C (zh) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1891617A (zh) | 在感应耦合等离子体刻蚀中保护刻蚀结构的方法 | |
| CN101882595B (zh) | 阻挡层的去除方法和装置 | |
| US6833079B1 (en) | Method of etching a shaped cavity | |
| US20040178171A1 (en) | Sloped trench etching process | |
| US6143666A (en) | Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough | |
| US10062610B2 (en) | Method of producing an opening with smooth vertical sidewall in a semiconductor substrate | |
| CN101770974A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN103715131A (zh) | 大深宽比tsv通孔分步刻蚀和侧壁修饰方法 | |
| CN108364867B (zh) | 深硅刻蚀方法 | |
| CN1749153A (zh) | 一种mems传感器悬梁结构的制造方法 | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| CN1560657A (zh) | 利用复合掩膜进行反应离子深刻蚀二氧化硅的方法 | |
| WO2007081624A3 (en) | Notch stop pulsing process for plasma processing system | |
| CN102403216B (zh) | 使用湿法刻蚀制备超级结器件的方法 | |
| CN1837027A (zh) | 一种高深宽比大孔硅微通道的制作方法 | |
| US20210287932A1 (en) | Trench isolation structure and manufacturing method therefor | |
| CN102087975B (zh) | 半导体器件及其制造方法 | |
| CN102956543B (zh) | 一种硅通孔的制作方法 | |
| CN101330019B (zh) | 通孔刻蚀方法及通孔区内钝化层去除方法 | |
| CN103985670A (zh) | 阻挡层的去除方法和装置 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| CN100490112C (zh) | 改善高压mos器件中浅沟槽隔离形貌的方法 | |
| EP1892757B1 (en) | High aspect ratio via etch | |
| CN205900550U (zh) | 一种mosfet | |
| KR20020053565A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081119 Termination date: 20110701 |