CN100490112C - 改善高压mos器件中浅沟槽隔离形貌的方法 - Google Patents

改善高压mos器件中浅沟槽隔离形貌的方法 Download PDF

Info

Publication number
CN100490112C
CN100490112C CNB2005101102342A CN200510110234A CN100490112C CN 100490112 C CN100490112 C CN 100490112C CN B2005101102342 A CNB2005101102342 A CN B2005101102342A CN 200510110234 A CN200510110234 A CN 200510110234A CN 100490112 C CN100490112 C CN 100490112C
Authority
CN
China
Prior art keywords
shallow trench
trench isolation
pattern
etching
improve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101102342A
Other languages
English (en)
Other versions
CN1964015A (zh
Inventor
俞波
王飞
郑萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2005101102342A priority Critical patent/CN100490112C/zh
Publication of CN1964015A publication Critical patent/CN1964015A/zh
Application granted granted Critical
Publication of CN100490112C publication Critical patent/CN100490112C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种改善高压MOS器件中浅沟槽隔离形貌的方法，首先采用干法刻蚀将场区的氮化硅打开，并去除光刻胶；然后采用氨基药液将场区裸露的硅衬底以及隔离氧化膜腐蚀掉一部分，在氮化硅下形成切槽；最后利用干法刻蚀，进行硅衬底的刻蚀，将最终的浅沟槽开出。本发明可获得圆滑的浅沟隔离槽边缘形貌。

Description

改善高压MOS器件中浅沟槽隔离形貌的方法
技术领域
本发明涉及一种高压集成电路中实现浅沟槽隔离(STI)的工艺方法，特别是涉及一种改善高压MOS(金属-氧化物-半导体)器件中浅沟槽隔离形貌的方法。
背景技术
现有的浅沟槽隔离刻蚀均采用一步刻蚀的方法，如图1所示，即将氮化硅(SiN)，隔离氧化膜以及硅衬底刻蚀在一个工艺步骤中完成。这样的工艺对于低压器件是没有问题的，但对于采用厚的热氧化膜作为MOS器件栅氧的高压器件来讲则会产生问题。以热氧化膜厚
Figure C200510110234D0003102746QIETU
为例，由于长时间热氧化工艺使得浅沟槽隔离的上边缘角变得尖锐，同时在边缘处上方的氧化膜厚要明显的比其它地方薄。如图2所示，边缘处上方氧化膜厚约为
Figure C200510110234D0003102752QIETU
，而其它地方膜厚约为，这样的结果会使得跟浅沟槽隔离边缘有关的电学特性均匀性极差，MOS器件电容击穿电压降低。
发明内容
本发明要解决的技术问题是提供一种改善高压MOS器件中浅沟槽隔离形貌的方法，它可获得圆滑的浅沟隔离槽边缘形貌。
为解决上述技术问题，本发明改善高压MOS器件中浅沟槽隔离形貌的方法是采用如下技术方案实现的，首先采用干法刻蚀将场区的氮化硅打开，并去除光刻胶；然后采用氨基药液将场区裸露的硅衬底以及隔离氧化膜腐蚀掉一部分，在氮化硅下形成切槽；最后利用干法刻蚀，进行硅衬底的刻蚀，将最终的浅沟槽开出。
由于采用本发明所述的方法，可以使高压MOS器件中获得的浅沟槽的边缘形貌变得圆滑，改善了浅沟槽隔离边缘应力集中的现象，并且使得浅沟槽隔离边缘上方的氧化膜厚度与有源区其它区域上方的氧化膜厚度基本一致，这样就整体改善了浅沟槽隔离边缘效应，使得跟浅沟槽隔离边缘有关的电学特性的均匀性，及MOS器件电容击穿电压得到提高。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的一步浅沟槽隔离刻蚀的示意图；
图2是采用现有的一步浅沟槽隔离刻蚀的测试效果图；
图3是本发明改善高压MOS器件中浅沟槽隔离形貌的方法工艺过程示意图；
图4是采用本发明的方法测试效果图。
具体实施方式
如图3所示，本发明改善高压MOS器件中浅沟槽隔离形貌的方法，采用两步干法刻蚀，中间再插入一步化学药液处理的方法来进行浅沟槽隔离刻蚀。具体步骤如下：
第一步：进行氮化硅刻蚀，首先采用等离子体刻蚀将场区的氮化硅打开，选择在刻蚀掉硅衬底
Figure C200510110234D0004102814QIETU
时停止刻蚀，优选的深度为
Figure C200510110234D0004102823QIETU
时停止刻蚀，并去除光刻胶。
第二步：进行药液处理，采用氨基药液将场区裸露的硅衬底以及隔离氧化膜腐蚀掉一部分，在氮化硅下形成切槽，使得浅沟槽隔离上边缘角先足够的圆滑；
氨基药液配比为：NH4OH(氨水):H2O2(过氧化氢)：DI(去离子水)＝1:1:5，氨基药液的温度为：65℃，处理时间为：60分钟。
第三步：进行硅刻蚀，即利用等离子体刻蚀在硅衬底上将最终的浅沟槽开出。
采用本发明的浅沟槽隔离刻蚀方法，经过高温长时间热氧化工艺后，可以取得比较理想的浅沟槽隔离形貌。如图4所示，首先是浅沟槽隔离的边缘形貌比较圆滑(如图中圆圈所标示的部分)，不再像采用现有的一步浅沟槽隔离刻蚀方法那样尖锐。其次是浅沟槽隔离边缘上方的氧化膜厚度(图中显示为102纳米)与其它区域的氧化膜厚度(图中显示为104纳米)相当。

Claims (7)

1、一种改善高压MOS器件中浅沟槽隔离形貌的方法，其特征在于：首先采用干法刻蚀将场区的氮化硅打开，并去除光刻胶；然后采用氨基药液将场区裸露的硅衬底以及隔离氧化膜腐蚀掉一部分，在氮化硅下形成切槽；最后利用干法刻蚀，进行硅衬底的刻蚀，将最终的浅沟槽开出。
2、根据权利要求1所述的改善高压MOS器件中浅沟槽隔离形貌的方法，其特征在于：所述干法刻蚀，采用等离子体刻蚀，在刻蚀掉硅衬底100
Figure C200510110230C0002103112QIETU
时停止刻蚀。
3、根据权利要求1所述的改善高压MOS器件中浅沟槽隔离形貌的方法，其特征在于：所述氨基药液为氨水、过氧化氢和去离子水的混合液。
4、根据权利要求3所述的改善高压MOS器件中浅沟槽隔离形貌的方法，其特征在于：所述氨水、过氧化氢和去离子水的配比为：氨水:过氧化氢:去离子水＝1:1:5。
5、根据权利要求1、3或4所述的改善高压MOS器件中浅沟槽隔离形貌的方法，其特征在于：所述氨基药液的温度为：65℃。
6、根据权利要求5所述的改善高压MOS器件中浅沟槽隔离形貌的方法，其特征在于：所述氨基药液的处理时间为：60分钟。
7、根据权利要求1、3或4所述的改善高压MOS器件中浅沟槽隔离形貌的方法，其特征在于：所述氨基药液的处理时间为：60分钟。
CNB2005101102342A 2005-11-10 2005-11-10 改善高压mos器件中浅沟槽隔离形貌的方法 Expired - Fee Related CN100490112C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101102342A CN100490112C (zh) 2005-11-10 2005-11-10 改善高压mos器件中浅沟槽隔离形貌的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101102342A CN100490112C (zh) 2005-11-10 2005-11-10 改善高压mos器件中浅沟槽隔离形貌的方法

Publications (2)

Publication Number Publication Date
CN1964015A CN1964015A (zh) 2007-05-16
CN100490112C true CN100490112C (zh) 2009-05-20

Family

ID=38083006

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101102342A Expired - Fee Related CN100490112C (zh) 2005-11-10 2005-11-10 改善高压mos器件中浅沟槽隔离形貌的方法

Country Status (1)

Country Link
CN (1) CN100490112C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752290B (zh) * 2008-12-03 2011-08-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN102117761B (zh) * 2010-01-05 2013-07-24 上海华虹Nec电子有限公司 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法

Also Published As

Publication number Publication date
CN1964015A (zh) 2007-05-16

Similar Documents

Publication Publication Date Title
KR101691717B1 (ko) 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN104347418A (zh) Mos晶体管的形成方法
US9780000B2 (en) Method for forming spacers for a transitor gate
KR20050088339A (ko) 완전 공핍구조 ＳＯＩ(Ｓｉｌｉｃｏｎ ｏｎＩｎｓｕｌａｔｏｒ) 장치를 위한 ＬＯＣＯＳ 분리
CN108321090A (zh) 半导体器件及其形成方法
JP5223364B2 (ja) プラズマエッチング方法及び記憶媒体
US7569464B2 (en) Method for manufacturing a semiconductor device having improved across chip implant uniformity
CN100490112C (zh) 改善高压mos器件中浅沟槽隔离形貌的方法
WO2003001593A3 (en) Sti process for dram
TWI241660B (en) Method of forming polysilicon gate structures with specific edge profiles for optimization of LDD offset spacing
KR20050071156A (ko) 반도체 소자의 게이트 스페이서형성방법
JP2011114216A (ja) 半導体装置の製造方法
CN108615731A (zh) 一种半导体器件及其制造方法
KR100374227B1 (ko) 반도체소자의 제조방법
US20080176384A1 (en) Methods of forming impurity regions in semiconductor devices
CN110867380B (zh) 半导体器件的形成方法
TW200518223A (en) Method for forming openings in insulation layer and stacked insulation layer above conductive region and semiconductor substrate
CN103531476A (zh) 半导体器件制造方法
CN103531454A (zh) 半导体器件制造方法
JP2002026309A (ja) 電界効果型トランジスタの製造方法
CN100499071C (zh) 使用蚀刻阻挡区的干法蚀刻系统的系统和方法
CN1964014A (zh) 在栅氧生长工艺流程中减小浅沟槽隔离边缘漏电的方法
KR20070019747A (ko) 차등적으로 변형된 내성 응력을 가지는 에칭 스톱층을형성함으로써 차등 채널 영역들 내에 차등적인 기계적응력을 생성하는 기술
CN105720010B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20211110