CN105720010B - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法。所述形成方法首先在半导体衬底的第一区域上形成第一伪栅极，在半导体衬底的第二区域上形成第二伪栅极，并在第一伪栅极两侧形成第一偏移侧墙，在第二伪栅极两侧形成第二偏移侧墙，采用所述第一光刻胶层覆盖所述第二区域，对所述第一区域进行第一轻掺杂漏注入，去除所述第一光刻胶层，再采用第二光刻胶层覆盖所述第一区域，对所述第二区域进行第二轻掺杂漏注入，去除所述第二光刻胶层，对所述第一区域和第二区域进行表面预处理，以去除所述第一光刻胶层和所述第二光刻胶层产生的聚合物，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成凹槽，并在凹槽内填充应力材料。所述形成方法使半导体结构的良率大幅提高。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

在先进半导体工艺中，应力工程是加强器件性能的其中一项重要项目。对于PMOS晶体管而言，可以采用嵌入式硅锗技术(Embedded SiGe Technology)以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗之间的晶格失配对沟道区域产生压应力。同样的，对于NMOS晶体管而言，可以采用嵌入式碳锗技术(Embedded SiC Technology)以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。

锗硅和碳硅的生长是一种选择性生长，其对表面污染物和氧化物十分敏感。一旦凹槽表面有任何缺陷，或者凹槽的形貌不良，锗硅和碳硅的生长就会异常甚至无法生长。然而，现有半导体结构的形成方法中，所形成的凹槽却经常出现表面缺陷或者形貌不良的情况，导致半导体结构良率较低。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，以形成表面清洁且形貌良好的凹槽，从而提高半导体结构的良率。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底具有第一区域和第二区域；

在所述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极；

在所述第一伪栅极两侧形成第一偏移侧墙，在所述第二伪栅极两侧形成第二偏移侧墙；

采用第一光刻胶层覆盖所述第二区域，对所述第一区域进行第一轻掺杂漏注入，去除所述第一光刻胶层；

采用第二光刻胶层覆盖所述第一区域，对所述第二区域进行第二轻掺杂漏注入，去除所述第二光刻胶层；

对所述第一区域和第二区域进行表面预处理；

刻蚀所述第一伪栅极两侧下方的半导体衬底以形成凹槽；

在所述凹槽内填充应力材料。

可选的，全部所述第一区域分成N个部分，全部所述第二区域也分成N个部分；

对所述第一区域进行所述第一轻掺杂漏注入分为N次进行，每次只对其中一个部分的所述第一区域进行所述第一轻掺杂漏注入，其它N-1个部分的所述第一区域也同时被所述第一光刻胶层覆盖，每次进行所述第一轻掺杂漏注入后，均去除所述第一光刻胶层；

对所述第二区域进行所述第二轻掺杂漏注入分为N次进行，每次只对其中一个部分的所述第二区域进行所述第二轻掺杂漏注入，其它N-1个部分的所述第二区域也同时被所述第二光刻胶层覆盖，每次进行所述第二轻掺杂漏注入后，均去除所述第二光刻胶层；

N为自然数，且N的大小范围为3～10。

可选的，所述表面预处理包括进行灰化处理和清洗处理的至少其中一种处理。

可选的，所述灰化处理采用的气体包括氧气，或者包括氢气和氮气的组合气体。

可选的，所述灰化处理采用的温度范围为20℃～120℃，采用的时间范围为10s～15min。

可选的，所述清洗处理采用的试剂包括SC1标注溶液、臭氧和氢氟酸的至少其中之一。

可选的，所述清洗处理采用的温度范围为20℃～80℃，采用的时间范围为30s～20min。

可选的，每次去除所述第一光刻胶层或所述第二光刻胶层之后，均进行清除处理。

可选的，将去除所述第一光刻胶层或所述第二光刻胶层之后的最后一次所述清除处理与所述表面预处理合并。

可选的，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成所述凹槽包的步骤包括：

在所述第一区域和第二区域上形成侧墙材料层；

刻蚀位于所述第一区域上的所述侧墙材料层，直至所述第一区域上剩余的所述侧墙材料层成为第一侧墙；

以所述侧墙为掩模，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成所述凹槽。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，首先提供半导体衬底，然后在半导体衬底的第一区域上形成第一伪栅极，在半导体衬底的第二区域上形成第二伪栅极，并在第一伪栅极两侧形成第一偏移侧墙，在第二伪栅极两侧形成第二偏移侧墙，之后，采用所述第一光刻胶层覆盖所述第二区域，对所述第一区域进行第一轻掺杂漏注入，去除所述第一光刻胶层，再采用第二光刻胶层覆盖所述第一区域，对所述第二区域进行第二轻掺杂漏注入，去除所述第二光刻胶层，此后，对所述第一区域和第二区域进行表面预处理，以去除所述第一光刻胶层和所述第二光刻胶层产生的聚合物，接着，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成凹槽，并在凹槽内填充应力材料，从而形成应力层。由于采用了所述表面预处理步骤，能够将聚合物完全去除干净，从而防止凹槽变形，因此，凹槽表面清洁且形貌良好，因此最终形成在凹槽内的应力层结构良好，半导体结构的良率大幅提高。

进一步，所述表面预处理可以为灰化处理。所述灰化处理采用的温度范围可以为20℃～120℃，采用的时间范围可以为10s～15min。上述处理温度范围内，能够使聚合物被灰化去除，同时在相应的处理时间内能够防止其它结构受灰化处理的影响。在所述处理温度范围内，如果处理时间太短，小于10s，则无法较好地起到去除聚合物的目的，而如果处理时间太长，大于15min时，则会对半导体衬底产生不利影响(例如产生氧化作用)，并且降低了工艺效率，影响产能。

附图说明

图1至图6为现有半导体结构的形成方法各步骤对应结构示意图；

图7至图13是本发明实施例所提供的半导体结构的形成方法各步骤对应结构示意图。

具体实施方式

请参考图1至图6，示出了现有半导体结构的形成方法。

请参考图1，提供半导体衬底100，半导体衬底100具有第一区域(未标注)和第二区域(未标注)，所述第一区域与第二区域之间以隔离结构(未标注)隔开。所述第一区域可以为NMOS晶体管区域，所述第二区域可以为PMOS晶体管区域，或者所述第一区域可以为PMOS晶体管区域，所述第二区域可以为NMOS晶体管区域。

请继续参考图1，在所述第一区域上形成第一伪栅极111，在所述第二区域上形成第二伪栅极121。并且，在所述第一伪栅极111上形成第一硬掩膜层112，在所述第二伪栅极121上形成第二硬掩膜层122。

需要说明的是，在所述第一区域上形成第一伪栅极111之前，还可以在所述第一区域上形成第一界面层(未示出)、第一高K介质层(未标注)和第一帽盖层(未标注)。在所述第二区域上形成第二伪栅极121之前，还可以在所述第二区域上形成第二界面层(未示出)、第二高K介质层(未标注)和第二帽盖层(未标注)。

请参考图2，在第一伪栅极111两侧形成第一偏移侧墙113，且第一偏移侧墙113同时覆盖在第一硬掩膜层112两侧。在第二伪栅极121两侧形成第二偏移侧墙123，且第二偏移侧墙123同时覆盖在第二硬掩膜层122两侧。

需要说明的是，图中虽未显示，但在形成第一偏移侧墙113和第二偏移侧墙123后，通常进行轻掺杂漏注入(Lightly Doped Drain，LDD)环节，通常包括：采用第一光刻胶层(未示出)覆盖所述第二区域，然后对所述第一区域进行第一轻掺杂漏注入，再去除所述第一光刻胶层；采用第二光刻胶层覆盖所述第一区域，然后对所述第二区域进行第二轻掺杂漏注入，再去除所述第二光刻胶层。

请参考图3，在上述轻掺杂漏注入环节中，在去除所述第一光刻胶层和第二光刻胶层之后，通常会产生聚合物101(聚合物101通常呈微粒状)残留。这些聚合物101会位于半导体衬底100、第一硬掩膜层112和第二硬掩膜层122上表面。

请参考图4，在所述第一区域和第二区域上形成侧墙材料层130，侧墙材料层130覆盖第一伪栅极111两侧、第二伪栅极121两侧、第一硬掩膜层112上表面和第二硬掩膜层122上表面。此时聚合物101残留在侧墙材料层130下方。然后形成光刻胶层140覆盖位于所述第二区域上的侧墙材料层130上方。

请参考图5，刻蚀位于所述第一区域上的侧墙材料层130(即刻蚀位于第一硬掩膜层112上表面和第一伪栅极111两侧的侧墙材料层130)，以去除位于第一伪栅极111两侧下方半导体上的侧墙材料层130，从而暴露出此部分半导体衬底100，并继续刻蚀此部分半导体衬底100以形成凹槽114，从而在第一伪栅极111两侧下方的半导体衬底100形成凹槽114。

请参考图6，在凹槽114内填充应力材料，以形成嵌入式应力层115。后续步骤还可以包括在嵌入式应力层115表面上形成金属硅化物等步骤。

然而，现有方法中，应力材料还会同时造成在聚合物101所在它位置，从而形成应力材料颗粒116。同时，参考图5和图6可知，现有半导体结构的形成方法中，会出现凹槽114形状变形，应力材料无法较好地填充凹槽114的现象，并且在填充应力材料形成应力层115时，在聚合物101所在它位置还可能出现应力材料颗粒116。

经分析，出现上述情况的主要原因在于轻掺杂漏注入环节带来的聚合物101残留，而这些聚合物101是由于所述第一光刻胶层和第二光刻胶层去除不干净而产生的。原来，为了使高K介质层和帽盖层在轻掺杂漏注入环节不受损伤，在HKMG工艺中，通常采用SC1标注溶液、臭氧或稀氢氟酸(不含H₂SO₄等强清洗剂)去除轻掺杂漏注入环节所使用的所述第一光刻胶层和第二光刻胶层。这种采用SC1标注溶液、臭氧或稀氢氟酸去除的方式稍有过量就会会导致偏移侧墙部分损耗，导致偏移侧墙的厚度发生变化。因此，必须严格控制SC1标注溶液、臭氧或稀氢氟酸的清洗时间和清洗温度，以防止偏移侧墙损耗过多而致使偏移侧墙厚度变化太大(偏移侧墙的厚度变化太大会影响轻掺杂源漏区的离子注入，进而产生器件局部失配等不利影响)。然而，这又造成在轻掺杂漏注入环节后，所述第一光刻胶层和第二光刻胶层清除不干净，导致仍然残留一些细微的聚合物101残料。在形成侧墙材料层130之后，这些聚合物残料残留在侧墙材料层130下方。当聚合物101位于源漏区时，这些致密的聚合物101残料会影响凹槽114的形貌，并导致应力材料生长异常(例如锗硅选择性生长失败，形成异样的锗硅)，导致半导体结构的良率大幅下降。

可见，在HKMG工艺中，轻掺杂漏注入环节残留的聚合物残料是导致凹槽形状异常的一个重要原因，并且聚合物残留在其它地方还会造成异常和非选择性生长的锗硅(如图6中的应力材料颗粒116，在其它情况下也可以为碳硅)。为了解决这个问题，本发明提供一种新的半导体结构的形成方法，所述方法通过增加一道表面预处理，达到去除聚合物残料的目的。由于所述表面预处理步骤在形成侧墙材料层之前进行，并且此时全部轻掺杂漏注入相关膜层已经形成，因此，增加此表面预处理表面能够移除上述细微的聚合物残料，从而防止凹槽形貌出现异常，并且使凹槽表面清洗，因此能够防止锗硅(或者碳硅)生长异常或非选择生长，最终大幅提高相应半导体结构的良率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图7，提供半导体衬底200，半导体衬底200具有第一区域(未标注)和第二区域(未标注)，所述第一区域与第二区域之间以隔离结构(未标注)隔开。

本实施例中，半导体衬底200为硅衬底。在本发明的其它实施例中，半导体衬底200也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他合适的半导体材料衬底。半导体衬底200内不同区域之间可以形成有所述隔离结构。所述隔离结构具体可以为浅沟槽隔离区(STI)或者场氧化层隔离结构。

请继续参考图7，在所述第一区域上形成第一伪栅极211，在所述第二区域上形成第二伪栅极221。并且，在所述第一伪栅极211上形成第一硬掩膜层212，在所述第二伪栅极221上形成第二硬掩膜层222。

本实施例中，所述第一区域可以为NMOS晶体管区域，所述第二区域可以为PMOS晶体管区域。此时，第一伪栅极211对应为NMOS晶体管的伪栅极，第二伪栅极221对应为PMOS晶体管的伪栅极。但是，在其它实施例中，所述第一区域可以为PMOS晶体管区域，所述第二区域可以为NMOS晶体管区域，此时，第一伪栅极211对应为PMOS晶体管的伪栅极，第二伪栅极221对应为NMOS晶体管的伪栅极。

本实施例中，各硬掩膜层(各硬掩膜层包括第一硬掩膜层212和第二硬掩膜层222)的材料可以为氮化硅，其初始厚度可以为一方面，各硬掩膜层的初始厚度需要在以上，以保证后续的刻蚀工艺过程中，各硬掩膜层能够对下方的伪栅极起到相应的保护作用，以防止后续形成金属栅极位置的伪栅极发生金属硅化物反应，生成难以去除的硅化物。另一方面，各硬掩膜层的初始厚度需要保证在以下，以方便后续能够被去除。

需要说明的是，在所述第一区域上形成第一伪栅极211之前，还可以在所述第一区域上形成第一界面层(未示出)、第一高K介质层(未标注)和第一帽盖层(未标注)。在所述第二区域上形成第二伪栅极221之前，还可以在所述第二区域上形成第二界面层(未示出)、第二高K介质层(未标注)和第二帽盖层(未标注)。所述各界面层的材料可以为氧化硅。可以采用化学氧化法或者热氧化法在衬底上直接形成界面层。所述高K介质层的材料可以为氧化铪(HfO₂)、硅氧化铪(HfSiO)、氮氧化铪(HfON)、氮氧化铪硅(HfSiON)，氧化镧(La₂O₃)、氧化锆(ZrO2)、硅氧化锆(ZrSiO)、氧化钛(TiO₂)和氧化钇(Y₂O₃)中的一种或多种的任意组合。各高k介质层可以采用溅射、脉冲激光沉积法(Pulsed Laser Deposition，PLD)、金属有机化合物化学气相沉淀法(Metal-organic Chemical Vapor Deposition，MOCVD)、原子层沉积法(Atomic layer deposition，ALD)或其他合适的方法形成。所述帽盖层的材料可以为氮化钛。

上述界面层能够提高沟道(trench)载流子迁移率，并可以修复半导体衬底200表面受到的损伤。上述帽盖层可以避免后续工艺对各高k介质层造成损伤，并防止后续各金属结构中的金属扩散到各高k介质层，也同时防止各高k介质层扩散到其它层结构，即防止各高k介质层与其它层结构发生交叉扩散。可知，形成各帽盖层能够保护各高k介质层，从而使得形成的半导体结构的性能更加稳定。

请参考图8，在第一伪栅极211两侧形成第一偏移侧墙213，且第一偏移侧墙213同时覆盖在第一硬掩膜层212两侧。在第二伪栅极221两侧形成第二偏移侧墙223，且第二偏移侧墙223同时覆盖在第二硬掩膜层222两侧。

需要说明的是，图中虽未显示，但在形成第一偏移侧墙213和第二偏移侧墙223后，通常进行轻掺杂漏注入环节，轻掺杂漏注入环节通常包括：采用第一光刻胶层(未示出)覆盖所述第二区域，然后对所述第一区域进行第一轻掺杂漏注入，从而形成轻掺杂漏注入区(未示出)，再去除所述第一光刻胶层；采用第二光刻胶层覆盖所述第一区域，然后对所述第二区域进行第二轻掺杂漏注入，从而形成轻掺杂漏注入区(未示出)，再去除所述第二光刻胶层。

在半导体器件尺寸日益减小的情况下，对一个晶圆而言，对其上方的全部晶体管结构进行轻掺杂漏注入环节通常需要分成6至20次进行，即分3至10次对其中的PMOS晶体管进行轻掺杂漏注入，同样分3至10次对其中的NMOS晶体管进行轻掺杂漏注入。换言之，将一个晶圆上的全部所述第一区域分成N个部分，全部所述第二区域也分成N个部分。通常需要对所述第一区域进行所述第一轻掺杂漏注入分为N次进行，每次只对其中一个部分的所述第一区域进行所述第一轻掺杂漏注入，其它N-1个部分的所述第一区域也同时被所述第一光刻胶层覆盖，每次进行所述第一轻掺杂漏注入后，均去除所述第一光刻胶层。同样的，通常需要对所述第二区域进行所述第二轻掺杂漏注入分为N次进行，每次只对其中一个部分的所述第二区域进行所述第二轻掺杂漏注入，其它N-1个部分的所述第二区域也同时被所述第二光刻胶层覆盖，每次进行所述第二轻掺杂漏注入后，均去除所述第二光刻胶层。其中，N为自然数，且N的大小范围为3～10。

请参考图9，在上述轻掺杂漏注入环节中，在去除所述第一光刻胶层和第二光刻胶层之后，通常会产生聚合物201(聚合物201通常呈微粒状)残留。这些聚合物201会位于半导体衬底200、第一硬掩膜层212和第二硬掩膜层222上表面。

需要特别说明的是，事实上，在每次去除所述第一光刻胶层或所述第二光刻胶层之后，通常均会进行清除处理，以清除残留的光刻胶层。但是，由于两个方面的原因，相应的清除处理过程通常只采用清除能力较弱的化学清洗试剂(例如SC1标注溶液、臭氧或者稀氢氟酸等)，并且清除时间通常较短，清除时采用的温度通常也较低(例如室温)。所述两个方面原因具体如下：第一方面，使用强清洗试剂(例如硫酸等)进行清除处理时，会对所述帽盖层(例如氮化钛)和所述高K介质层(例如氧化铪)造成损伤；第二方面，前面已经提到现有方法中，通常需要进行多次光刻胶层的清除(通常一共需要6至20次清除处理)，如果清除能力太强，各偏移侧墙的厚度也会在所述清除处理过程中发生变化，即先进行轻掺杂漏注入的区域偏移侧墙厚度较大，而后进行轻掺杂漏注入的区域偏移侧墙厚度较小，从而影响各区域轻掺杂漏注入的一致性，影响半导体结构的可靠性和稳定性。因此，所述清除处理通常会严格控制所采用的试剂(或溶液)的组成、清除时间和清除温度，造成最终无法完全去除由各光刻胶层产生的聚合物201。

为此，本实施例在所述轻掺杂漏注入环节之后，对所述第一区域和第二区域进行表面预处理。由于所述表面预处理在全部轻掺杂漏注入环节后进行(即此时全部轻掺杂源漏工艺相关膜层已经形成)，且在形成凹槽之前进行，因此，即使所述表面预处理对各偏移侧墙的厚度有影响，也是使得全部偏移侧墙厚度均匀减小，而不会影响轻掺杂源漏区的形成。同时，增加此表面预处理步骤能够移除上述轻掺杂漏注入环节产生的聚合物201残料。因此，增加所述表面预处理能够保证后续形成的各凹槽不产生形貌异常，从而保证各应力材料能够顺利地进行选择性生长，最终使半导体结构的良率大幅提高。

本实施例中，所述表面预处理为灰化处理。半导体工艺中的灰化处理通常指采用氧化性气体将光刻胶等有机材料在一定条件下转变为二氧化碳和水等易于清除的成分而去除。通过所述灰化处理，本实施例能够完全去除聚合物201。

本实施例中，所述灰化处理采用的气体主要可以包括氧气，或者包括氢气和氮气的组合气体。当采用氢气和氮气的组合气体时，氢气在组合气体中的含量可以在0.1％～40％。

本实施例中，所述灰化处理采用的温度范围可以为20℃～120℃，采用的时间范围可以为10s～15min。上述处理温度范围内，能够使聚合物201被灰化去除，同时在相应的处理时间内能够防止其它结构受灰化处理的影响。在所述处理温度范围内，如果处理时间太短，小于10s，则无法较好地起到去除聚合物201的目的，而如果处理时间太长，大于15min时，则会对半导体衬底200产生不利影响(例如产生氧化作用)，并且降低了工艺效率，影响产能。

需要说明的是，在本发明的其它实施例中，所述表面处理也可以为清洗处理。其中，所述清洗处理采用的试剂可以包括SC1标注溶液、臭氧和(稀)氢氟酸的至少其中之一。其中SC1标注溶液的可选组成可以为氨水、双氧水和去离子水。其中氨水和双氧水的体积百分比均可以为0.5％～10％。其它实施例中，SC1标注溶液的可选组成可以为氨水和双氧水，并且两者的比例可以在1:5～5:1之间。所述清洗处理采用的温度范围可以为20℃～80℃，上述处理温度范围内，能够使聚合物201被清洗去除，同时在相应的处理时间内能够防止所述清洗处理对其它结构的影响。所述清洗处理采用的时间范围可以为30s～20min。在所述处理温度范围内，如果处理时间太短，小于30s，则无法较好地起到去除聚合物201的目的，而如果处理时间太长，大于15min时，降低了工艺效率，且影响产能。

需要说明的是，在本发明的其它实施例中，所述表面处理也可以同时包括灰化处理和清洗处理。并且，灰化处理和清洗处理的顺序可以任意。在本发明的其它实施例中，还可以多次进行所述灰化处理或者清洗处理，只需要保证完全去除相应的聚合物颗粒，并且不对其它结构造成影响即可。

需要说明的是，在本发明的其它实施例中，可以将上述去除所述第一光刻胶层或所述第二光刻胶层之后的最后一次所述清除处理与所述清洗处理合并为一个清洗处理步骤(即将去除所述第一光刻胶层或所述第二光刻胶层之后的最后一次所述清除处理与所述表面预处理合并)。通常，当所述清除处理也采用清洗办法进行时，采用的试剂也为SC1标注溶液、臭氧和稀氢氟酸的至少其中之一。但是，原来的所述清除处理采用的时间通常较短(例如为10s)。在本发明中，如果将最后一次的所述清除处理与所述清洗处理合并时，可以通过将所述清除处理的清洗时间延长一倍以上(例如达到2倍～10倍的清除时间)来实现，此时同样可以达到完全去除聚合物201的目的。

需要说明的是，在本发明的另外一些实施例中，最后一次所述清除处理也可以是灰化处理。此时，相应地，可以将上述去除所述第一光刻胶层或所述第二光刻胶层之后的最后一次所述清除处理与所述灰化处理合并为一个清洗处理步骤(即将去除所述第一光刻胶层或所述第二光刻胶层之后的最后一次所述清除处理与所述表面预处理合并)。通常清除处理采用的灰化处理时间较短，因此，可以通过延长一倍以上的所述灰化处理的时间，达到去除聚合物201的目的(例如具体使清除处理的灰化处理时间延长2倍～4倍)。

请参考图10，经过所述表面预处理之后，图9中位于半导体衬底200、第一硬掩膜层212和第二硬掩膜层222上表面的聚合物201被完全去除。

本实施例中，由于聚合物201被完全去除，因此，其不会影响后续工艺的进行，从而大幅提高良率。

请参考图11，在所述第一区域和第二区域上形成侧墙材料层230，侧墙材料层230覆盖第一伪栅极211两侧、第二伪栅极221两侧、第一硬掩膜层212上表面和第二硬掩膜层222上表面。然后形成光刻胶层240覆盖位于所述第二区域上的侧墙材料层230上方。

本实施例中，侧墙材料层230的材料可以为氮化硅或者氮氧化硅，侧墙材料层230还可以是氧化硅和氧化硅的叠层。侧墙材料层230可以采用各气相沉积方法形成。

请参考图12，刻蚀位于所述第一区域上的侧墙材料层230(即刻蚀位于第一硬掩膜层212上表面和第一伪栅极211两侧的侧墙材料层230)，以去除位于第一伪栅极211两侧下方半导体上的侧墙材料层230，从而暴露出此部分半导体衬底200，并继续刻蚀此部分半导体衬底200以形成凹槽214，即在第一伪栅极211两侧下方的半导体衬底200形成凹槽214(图11所示光刻胶层240在刻蚀过程中被完全消耗)。

请参考图13，在凹槽214内填充应力材料，以形成嵌入式应力层215。后续步骤还可以包括在嵌入式应力层215表面上形成金属硅化物等步骤。

本实施例中，由于各个位置的聚合物201均被完全去除，因此，应力材料仅会在凹槽内进行生长(应力材料的选择性生长使得其仅为生成在凹槽214内侧壁的硅表面上)，而其它位置不会生长应力材料。同时，参考图12和图13可知，本实施例所提供的半导体结构的形成方法中，凹槽214的形貌良好，应力材料能够较好地填充凹槽214，从而形成质量良好的应力层215。当所述第一区域为PMOS晶体管区域时，所述应力材料可以为锗硅，而当所述第一区域为NMOS晶体管区域时，所述应力材料可以为碳硅。

本实施例所提供的半导体结构的形成方法中，首先提供半导体衬底200，然后在半导体衬底200的第一区域上形成第一伪栅极211，在半导体衬底200的第二区域上形成第二伪栅极221，并在第一伪栅极211两侧形成第一偏移侧墙213，在第二伪栅极两侧形成第二偏移侧墙223，之后，采用所述第一光刻胶层覆盖所述第二区域，对所述第一区域进行第一轻掺杂漏注入，去除所述第一光刻胶层，再采用第二光刻胶层覆盖所述第一区域，对所述第二区域进行第二轻掺杂漏注入，去除所述第二光刻胶层，此后，对所述第一区域和第二区域进行表面预处理，以去除所述第一光刻胶层和所述第二光刻胶层产生的聚合物201，接着，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成凹槽214，并在凹槽214内填充应力材料，从而形成应力层215。由于采用了所述表面预处理步骤，本实施例能够将聚合物201完全去除干净，从而防止凹槽214变形，因此，凹槽214表面清洁且形貌良好，因此最终形成在凹槽214内的应力层215结构良好，半导体结构的良率大幅提高。

此外，由于各位置上的聚合物201均被去除干净，因此，本实施例还能够防止其它部分也出现应力材料的选择性生长。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底具有第一区域和第二区域；

在所述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极；

在所述第一伪栅极两侧形成第一偏移侧墙，在所述第二伪栅极两侧形成第二偏移侧墙；

采用第一光刻胶层覆盖所述第二区域，对所述第一区域进行第一轻掺杂漏注入，去除所述第一光刻胶层；

采用第二光刻胶层覆盖所述第一区域，对所述第二区域进行第二轻掺杂漏注入，去除所述第二光刻胶层；

对所述第一区域和第二区域进行表面预处理；

刻蚀所述第一伪栅极两侧下方的半导体衬底以形成凹槽；

在所述凹槽内填充应力材料；

全部所述第一区域分成N个部分，全部所述第二区域也分成N个部分；对所述第一区域进行所述第一轻掺杂漏注入分为N次进行，每次只对其中一个部分的所述第一区域进行所述第一轻掺杂漏注入，其它N-1个部分的所述第一区域也同时被所述第一光刻胶层覆盖，每次进行所述第一轻掺杂漏注入后，均去除所述第一光刻胶层；

对所述第二区域进行所述第二轻掺杂漏注入分为N次进行，每次只对其中一个部分的所述第二区域进行所述第二轻掺杂漏注入，其它N-1个部分的所述第二区域也同时被所述第二光刻胶层覆盖，每次进行所述第二轻掺杂漏注入后，均去除所述第二光刻胶层；

N为自然数，且N的大小范围为3～10。

2.如权利要求1所述的形成方法，其特征在于，所述表面预处理包括进行灰化处理和清洗处理的至少其中一种处理。

3.如权利要求2所述的形成方法，其特征在于，所述灰化处理采用的气体包括氧气，或者包括氢气和氮气的组合气体。

4.如权利要求2所述的形成方法，其特征在于，所述灰化处理采用的温度范围为20℃～120℃，采用的时间范围为10s～15min。

5.如权利要求2所述的形成方法，其特征在于，所述清洗处理采用的试剂包括SC1标准溶液、臭氧和氢氟酸的至少其中之一。

6.如权利要求2所述的形成方法，其特征在于，所述清洗处理采用的温度范围为20℃～80℃，采用的时间范围为30s～20min。

7.如权利要求1所述的形成方法，其特征在于，每次去除所述第一光刻胶层或所述第二光刻胶层之后，均进行清除处理。

8.如权利要求7所述的形成方法，其特征在于，将去除所述第一光刻胶层或所述第二光刻胶层之后的最后一次所述清除处理与所述表面预处理合并。

9.如权利要求1所述的形成方法，其特征在于，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成所述凹槽包的步骤包括：

在所述第一区域和第二区域上形成侧墙材料层；

刻蚀位于所述第一区域上的所述侧墙材料层，直至所述第一区域上剩余的所述侧墙材料层成为第一侧墙；

以所述侧墙为掩模，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成所述凹槽。