CN103779204A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103779204A
CN103779204A CN201210398957.7A CN201210398957A CN103779204A CN 103779204 A CN103779204 A CN 103779204A CN 201210398957 A CN201210398957 A CN 201210398957A CN 103779204 A CN103779204 A CN 103779204A
Authority
CN
China
Prior art keywords
semiconductor substrate
annealing
semiconductor device
pmos
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210398957.7A
Other languages
English (en)
Inventor
韦庆松
于书坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210398957.7A priority Critical patent/CN103779204A/zh
Publication of CN103779204A publication Critical patent/CN103779204A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：步骤S101：提供半导体衬底，其包括NMOS区和PMOS区；步骤S102：对所述半导体衬底进行LDD处理；步骤S103：在所述半导体衬底上形成锗硅遮蔽层；步骤S104：对所述半导体衬底进行干法刻蚀以在所述PMOS的栅极结构的两侧形成凹槽；步骤S105：对所述半导体衬底进行退火处理；步骤S106：对所述半导体衬底进行湿法刻蚀以改善所述凹槽的形状，改善后的凹槽为sigma型；步骤S107：在所述凹槽中形成锗硅层。该半导体器件的制造方法，在干法刻蚀形成凹槽的步骤之后，增加了进行热退火处理的步骤，使非晶化的半导体衬底重新结晶化，避免了由于半导体衬底非晶化导致的锗硅堆叠位错现象，提高了半导体器件的性能。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，对于45nm节点以下的先进的半导体技术，应力工程成为器件性能提升的最重要的因素之一。对于PMOS，锗硅技术可以通过给沟道施加压应力来提高载流子迁移率。但是，在现有技术中，在锗硅（SiGe）工艺中很容易产生锗硅堆叠位错（stack false）问题，它会导致施加在沟道的应力（压应力）减小，进而减低PMOS的性能。因此，锗硅堆叠位错一直是影响锗硅技术效果进而影响半导体器件性能的一大因素。
在现有技术中，导致锗硅堆叠位错的因素主要有如下两个方面：第一、半导体衬底（一般为Si）的表面不干净和被氧化；第二、半导体衬底（一般为Si）的非晶化（amorphous）。因此，为了避免锗硅堆叠位错造成的PMOS性能降低（整个半导体器件的性能也会相应降低）的问题，必须减少和避免上述两个方面的因素出现。
对于半导体衬底表面不干净和被氧化的问题，其主要是由于对半导体衬底表面清洗不彻底所致。一般而言，可以通过增加锗硅工艺中的湿法工艺（包括光刻胶剥离、凹槽湿法刻蚀和预清洗等）的工艺量和减少锗硅工艺的前面相关工艺（比如PMOS的凹槽刻蚀工艺）的副产品的方式，来减少半导体衬底的表面不干净和被氧化的问题。因此，在现有技术中，一般可以通过优化工艺条件进行控制。
对于半导体衬底的非晶化问题，其主要是由锗硅工艺之前的离子注入工艺（形成LDD或源/漏极的步骤）以及PMOS硅凹槽的干法刻蚀工艺（主要在等离子体刻蚀步骤）所导致。在现有技术中，一般通过在锗硅沉积前进行预烘烤（pre-bake）的方式使半导体衬底表面重新结晶化，来改善等离子体刻蚀导致的非晶化问题。然而，低温烘烤对于改善半导体衬底的非晶化并不起作用，而高温烘烤则将造成半导体衬底的Si迁移（Si发生熔化和流动）进而导致预定形状（比如Sigma形）的硅凹槽的尖端部位变圆，进而导致锗硅层的应力增强作用被减弱。因此，如何解决半导体衬底的非晶化问题，成为解决锗硅堆叠位错的关键。
为了解决上述问题，尤其是半导体衬底的非晶化问题导致的锗硅堆叠位错问题，有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：
步骤S101：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区包括NMOS的栅极结构和偏移侧壁层，所述PMOS区包括PMOS的栅极结构和偏移侧壁层；
步骤S102：对所述半导体衬底的PMOS区进行LDD处理；
步骤S103：在所述半导体衬底上形成锗硅遮蔽层，所述锗硅遮蔽层覆盖整个所述半导体衬底；
步骤S104：对所述半导体衬底进行干法刻蚀以在所述PMOS的栅极结构的两侧形成凹槽；
步骤S105：对所述半导体衬底进行退火处理；
步骤S106：对所述半导体衬底进行湿法刻蚀以改善所述凹槽的形状，其中，改善形状后的所述凹槽为sigma型；
步骤S107：在所述凹槽中形成锗硅层。
其中，所述NMOS的栅极结构和PMOS的栅极结构均包括：多晶硅层和位于其上的栅极硬掩模。
优选的，所述步骤S102包括如下步骤：
步骤S1021：在所述半导体衬底上形成第一图形化的光刻胶，所述第一图形化的光刻胶覆盖所述PMOS区；
步骤S1022：对所述NMOS区进行轻掺杂处理，在所述NMOS的栅极结构两侧的所述半导体衬底上形成轻掺杂区；
步骤S1023：去除所述第一图形化的光刻胶；
步骤S1024：在所述半导体衬底上形成第二图形化的光刻胶，所述第二图形化的光刻胶覆盖所述NMOS区；
步骤S1025：对所述PMOS区进行轻掺杂处理，在所述PMOS的栅极结构两侧的所述半导体衬底上形成轻掺杂区；
步骤S1026：去除所述第二图形化的光刻胶。
优选的，在所述步骤S103中，所述锗硅遮蔽层包括氧化硅层和位于其上的氮化硅层。
优选的，所述步骤S104包括如下步骤：
在所述半导体衬底上形成第三图形化的光刻胶，所述第三图形化的光刻胶覆盖所述NMOS区；
对所述半导体衬底进行干法刻蚀，在所述PMOS的栅极结构两侧的所述半导体衬底上刻蚀出凹槽；
去除所述第三图形化的光刻胶。
优选的，在所述步骤S105中，所述退火处理所采用的方法为：尖峰退火，或者尖峰退火加激光退火。
更优选的，在所述步骤S105中，当所述退火处理采用尖峰退火时，所采用的退火温度为900~1000℃；当所述退火处理采用尖峰退火加激光退火时，尖峰退火的退火温度为900~1000℃，激光退火的退火温度为1000~1300℃。
其中，在所述步骤S106中，形成锗硅层的方法为外延生长工艺。
进一步的，所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
在如上任一项所述的半导体器件的制造方法中，在所述步骤S102与所述步骤S103之间，还包括对所述进行LDD处理后的半导体衬底进行退火处理的步骤。
其中，在对所述进行LDD处理后的半导体衬底进行退火处理的步骤中，所采用的退火处理的方法为尖峰退火，或者尖峰退火加激光退火。
进一步的，在对所述进行LDD处理后的半导体衬底进行退火处理的步骤中，当所述退火处理采用尖峰退火时，所采用的退火温度为900~1000℃；当所述退火处理采用尖峰退火加激光退火时，尖峰退火的退火温度为900~1000℃，激光退火的退火温度为1000~1300℃
在如上任一项所述的半导体器件的制造方法中，在所述步骤S107之后，还包括如下步骤：
步骤S108：去除所述锗硅遮蔽层；
步骤S109：形成主侧壁层（包括NMOS的主侧壁层和PMOS的主侧壁层）、所述NMOS的源极、漏极以及所述PMOS的源极和漏极；
步骤S110：在所述NMOS和所述PMOS的源极与漏极的上方形成金属硅化物；
步骤S111：形成接触孔刻蚀阻挡层、层间介电层、金属栅极、接触孔和金属层。
根据本发明的半导体器件的制造方法，在干法刻蚀形成凹槽的工艺步骤之后，在湿法刻蚀改善所述凹槽的形状之前，增加了进行热退火处理的步骤，使非晶化的半导体衬底重新晶化，从而避免了由于半导体衬底非晶化导致的锗硅堆叠位错现象，提高了半导体器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1I为本发明提出的半导体器件的制造方法各步骤的示意性剖面图；
图2为本发明提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的半导体器件的制造方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明实施例提供一种半导体器件的制造方法，包括通过干法刻蚀在PMOS两侧的半导体衬底上形成凹槽的步骤（记为步骤S1），对所述半导体衬底进行湿法刻蚀以改善所述凹槽的形状为sigma型（记为步骤S2），以及在所述凹槽内形成锗硅的步骤（记为步骤S3）；与现有技术的不同之处在于，其还包括在所述通过干法刻蚀在PMOS两侧的半导体衬底上形成凹槽的步骤之后、在通过湿法刻蚀改善所述凹槽的形状为sigma型的步骤之前，对所述半导体衬底进行退火处理的步骤（记为步骤S4）。
其中，在本发明实施例中，描述步骤B“紧随”A步骤之后，是指，B步骤在A步骤之后，且两步骤之间不包括其他步骤。比如在本发明实施例中，优选的是，进行退火的步骤紧随所述通过干法刻蚀在PMOS两侧的半导体衬底上形成凹槽的步骤之后，在所述通过湿法刻蚀改善凹槽形状的步骤之前。此时进行退火处理，具有更好的技术效果。
在本发明实施例中，退火处理针对整个半导体衬底进行，实际目的在于：使退火工艺作用于半导体衬底的非晶化区域（实际为半导体衬底的硅被非晶化的区域），比如干法刻蚀过程中等离子体造成的半导体衬底的非晶化，以及之前的离子注入（如形成LDD、形成源漏极等）造成的半导体衬底的非晶化等，使非晶化区域重新晶化，以避免在后续形成锗硅的工艺中造成锗硅堆叠位错，进而影响器件性能。当所述对所述半导体衬底进行退火处理的步骤，紧随所述通过干法刻蚀在PMOS两侧的半导体衬底上形成凹槽的步骤之后时，可以使半导体衬底非晶化的区域被更好地重新晶化，因而具有更好的技术效果。
需要解释的是，虽然对所述半导体衬底进行退火处理，硅表面同样也可能会有一些Si迁移（Si发生熔化和流动）现象，但紧随其后进行的湿法刻蚀将首先去除PMOS的栅极结构的两侧干法刻蚀形成的凹槽硅表面的Si迁移层，最终将干法刻蚀的凹槽通过湿法刻蚀改善形状，形成sigma型的凹槽。
本发明实施例的半导体器件的制造方法，可以应用于“前锗硅”（Early SiGe）工艺（即，锗硅形成位于主侧墙形成的步骤之前的工艺）之中，也可以应用于“后锗硅”（Late SiGe）工艺（即，锗硅形成位于LDD工艺的步骤之后的工艺）之中。并且，在本发明实施例中，还可包括额外的离子注入后进行退火处理步骤，用于对离子注入造成的半导体衬底的非晶化区域进行恢复（即使其重新晶化）。在“前锗硅”工艺中，离子注入后进行退火处理步骤是指在形成LDD之后进行退火处理；而在“后锗硅”工艺中，离子注入后进行退火处理步骤是指在通过离子注入形成NMOS和PMOS的源漏极之后进行退火处理。
下面，以本发明实施例的半导体器件的制造方法应用于“前锗硅”工艺为例，参照图1A-图1I和图2，来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图1A-图1I为本发明提出的半导体器件的制造方法各步骤的示意性剖面图；图2为本发明提出的一种半导体器件的制造方法的流程图。
步骤1：提供形成有栅极结构的半导体衬底。
该半导体衬底100包含NMOS区和PMOS区，且在半导体衬底100的NMOS区和PMOS区均形成有栅极结构（即NMOS的栅极结构和PMOS的栅极结构）和位于所述栅极结构两侧的偏移侧壁层103。所述栅极结构，可以为普通栅极，也可以为金属栅极。示例性的，所述栅极结构包括多晶硅层101和栅极硬掩膜102，如图1A所示。
作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，所述隔离结构将半导体衬底分为NMOS部分和PMOS部分。所述半导体衬底中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。
其中，在本发明实施例中，在步骤1之前，还可以包括在半导体衬底上形成栅极结构（包括多晶硅和位于其上的栅极硬掩膜）、以及形成栅极的偏移侧壁层的步骤。完成相关步骤的工艺与现有技术相同，此处不再赘述。
步骤2：对所述半导体衬底进行LDD（Lightly Doped Drain）处理。
在进行LDD处理（即形成LDD）时，可以在NMOS区和PMOS区均进行轻掺杂，也可以仅在NMOS或PMOS区进行轻掺杂。本发明实施以在NMOS区和PMOS区均进行轻掺杂为例，进行说明。
具体的，步骤2可以包括如下步骤：
步骤201：在所述半导体衬底上形成一层图形化的光刻胶（可记作第一图形化的光刻胶或第一光刻胶）601，所述光刻胶覆盖PMOS区，如图1B所示。
步骤202：对所述NMOS区进行轻掺杂处理，在所述NMOS的栅极结构两侧形成轻掺杂区，即形成LDD。其中，所述轻掺杂处理，即为轻离子注入。
步骤S203：去除所述第一图形化的光刻胶601；
步骤S204：在所述半导体衬底上形成第二图形化的光刻胶602，所述第二图形化的光刻胶覆盖所述NMOS区，如图1C所示；
步骤S205：对所述PMOS区进行轻掺杂处理，在所述PMOS的栅极结构两侧的所述半导体衬底上形成轻掺杂区；
步骤S206：去除所述第二图形化的光刻胶602。
在步骤S205进行LDD处理（即轻掺杂处理）之后，半导体衬底100在PMOS的栅极结构两侧的区域（即PMOS的源区和漏区位置）会被非晶化，形成非晶硅301，如图1C所示。当然，在步骤S202进行LDD处理之后，半导体衬底100在NMOS的栅极结构两侧的区域也会被非晶化，形成非晶硅301’，如图1B所示。不过可以理解的是，在NMOS栅极结构两侧的非晶硅301’对后续在PMOS的栅极结构两侧形成锗硅层并无影响。
如果半导体衬底100的在PMOS区的非晶化状态（即非晶硅301）保留到后续的锗硅形成工艺中，就会导致锗硅堆叠位错，造成半导体器件的性能下降。
一般的，在完成步骤202后，还会包括去除光刻胶601的步骤。本领域的技术人员可以理解，在半导体器件制程中，凡是用到光刻胶的步骤，后续必然包括去除光刻胶的步骤。故在本发明实施例中，在后续工艺中对去除光刻胶的步骤不再赘述。
步骤3：对所述半导体衬底100进行退火（Anneal）处理。
对所述半导体衬底100进行退火（Anneal）处理，以活化在LDD处理时注入的掺杂离子，同时恢复半导体衬底100被非晶化的表面，即，使半导体衬底100的被非晶化的区域重新晶化。进行退火处理后的半导体衬底的图形，如图1D所示。显然，在图1D中，半导体衬底100被非晶化的区域（图1C中的非晶硅301和非晶硅301’）被重新晶化。这可以有效避免后续锗硅形成工艺中造成锗硅堆叠位错。
其中，对所述半导体衬底100进行退火（Anneal）处理，可以采用现有技术中的各种退火工艺，如尖峰退火（spike anneal），激光退火（spike anneal）等，具体的处理方式在此不再赘述。优选的，在本发明实施例中，所述退火处理采用尖峰退火或者尖峰退火加激光退火的方式，这两种方式可以更好地使非晶化的半导体衬底重新晶化，减少后续锗硅工艺中发生锗硅堆叠位错的概率。更优选的，在本发明实施例中，采用尖峰退火时，所采用的退火温度为900~1000℃；在采用尖峰退火加激光退火的方式时，尖峰退火的退火温度为900~1000℃，激光退火的退火温度为1000~1300℃。相应的退火温度，均可以更好地使非晶化的半导体衬底重新晶化。
在本发明实施例中，由于后续步骤6即为对半导体衬底进行退火处理，因此，步骤3可以省略。显而易见的是，保留步骤3，可以更好地结晶半导体衬底非晶化的问题，因而可以获得更好的及时效果。
步骤4：在所述半导体衬底100上形成锗硅遮蔽层。
具体地，在所述半导体衬底100上，形成一层锗硅遮蔽层104，所述锗硅遮蔽层104覆盖整个半导体衬底表面，如图1E所示。
其中，锗硅遮蔽层104可以为单层结构，也可以为多层结构。优选的，锗硅遮蔽层104为氧化硅层和氮化硅层（位于氧化硅层之上）组成的多层结构，其中，氧化硅层位于栅极的偏移侧壁103与氮化硅层之间。
步骤5：利用干法刻蚀在PMOS的栅极结构的两侧形成凹槽。
示例性的，步骤5可以包括如下步骤：
步骤501，在所述半导体衬底上形成一层图形化的光刻胶（可记作第三图形化的光刻胶或第三光刻胶）603，所述光刻胶覆盖NMOS区，如图1F所示。
步骤502，利用等离子体对半导体衬底100进行干法刻蚀，先刻蚀锗硅遮蔽层以在PMOS的栅极结构两侧形成侧壁，接着以所述侧壁为掩膜对所述半导体衬底进行干法蚀刻以在所述半导体衬底100上刻蚀出凹槽105，如图1F所示。
在本步骤中刻蚀出的硅凹槽105，一般为碗状或其他形状（如图1E所示），为了提高后续形成的锗硅的应力增强作用，后续步骤需要对凹槽105进一步进行湿法刻蚀以便得到符合工艺要求的凹槽形状，形成sigma型的凹槽。其中，本发明实施例所述的sigma型的凹槽，包括严格意义上的sigma型，也包括近似sigma型的形状，在此为了表述的方便，统一称之为sigma型。
在步骤502之后，由于等离子体的影响，半导体衬底100的表面尤其是凹槽105的位置附近，也会被非晶化，形成非晶硅302，如图1F所示。
如果在本步骤中导致的半导体衬底100的非晶化状态（即非晶硅302）保留到后续的锗硅形成工艺中，就会导致锗硅堆叠位错，造成半导体器件的性能下降。因此，在本发明实施例中，通过后续步骤，对该步骤中产生的非晶硅302进行重新结晶化处理。
在完成步骤502之后，还会包括去除光刻胶603的步骤。在本发明实施例中，优选的，采用湿法剥离的方式去除光刻胶603。并且，在剥离光刻胶时，应增加工艺量，以减少半导体衬底的表面不干净和被氧化的问题，防止因此导致的锗硅堆叠位错问题。即，优选的，湿法剥离光刻胶时，采用大于一般剥离工艺的工艺量，以保证不仅可以去除光刻胶，而且可以去除半导体衬底表面的杂质。
步骤6：对所述半导体衬底100进行退火（Anneal）处理。
对所述半导体衬底100进行退火（Anneal）处理，以使半导体衬底100的被非晶化的区域（即非晶硅302）重新晶化。进行退火处理后的半导体衬底的图形，如图1G所示。显然，在图1G中，半导体衬底100被非晶化的区域（图1E中的非晶硅302）被重新结晶化，这可以有效避免后续锗硅形成工艺中造成锗硅堆叠位错。
其中，对所述半导体衬底100进行退火（Anneal）处理，可以采用现有技术中的各种退火工艺，如尖峰退火（spike anneal），激光退火（spike anneal）等，具体的处理方式在此不再赘述。优选的，在本发明实施例中，所述退火处理采用尖峰退火或者尖峰退火加激光退火的方式，这两种方式可以更好地使非晶化的半导体衬底重新晶化，减少后续锗硅工艺中发生锗硅堆叠位错的概率。更优选的，在本发明实施例中，采用尖峰退火时，所采用的退火温度为900~1000℃；在采用尖峰退火加激光退火的方式时，尖峰退火的退火温度为900~1000℃，激光退火的退火温度为1000~1300℃。相应的退火温度，均可以更好地使非晶化的半导体衬底重新晶化。在本发明实施例的各步骤的热退火工艺中，需要适当控制器件的热平衡以获得良好的器件性能。上述退火处理可以将上述步骤3进行的退火处理移到步骤6中进行，也可以是保留步骤3进行的退火处理后，额外增加的一退火处理。如果是额外增加的退火处理，则要更细致地调整整个器件的热预算（Thermal Budget）；如果是将上述步骤3进行的退火处理移到步骤6中进行，则不需要调整整个器件的热预算。
步骤7：通过湿法刻蚀（如使用TMAH等进行湿刻）来改善凹槽105的形状。比如，把前述步骤刻蚀形成的类似碗状的凹槽105刻蚀成类似正六边形的形状（Sigma型），以便于后续的锗硅工艺的锗硅的沉积。刻蚀后的凹槽的形状，如图1H中凹槽105’所示。
由于在步骤6中的对半导体衬底进行了退火处理，半导体衬底的表面的硅（尤其凹槽105表面的硅）可能会有一些Si迁移（Si发生熔化和流动）发生。而通过本步骤的湿法刻蚀，可以去除PMOS干法刻蚀形成的凹槽105的表面的Si迁移层，并最终将干法刻蚀形成类似碗状的凹槽通过湿法刻蚀改善形状，形成sigma型的凹槽105，从而实现更好的应力增强效果。
步骤8：在凹槽中形成锗硅层。
接下来，在凹槽105’中形成锗硅层106，如图1I所示。形成锗硅层106的方法可以采用外延生长工艺。所述外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。
并且，在形成锗硅层106之前，在湿法刻蚀改善凹槽的形状的步骤之后，还可以包括对所述半导体衬底进行预清洗的步骤，以减少杂质对锗硅形成工艺的影响。在进行预清洗时，应增加工艺量，以减少半导体衬底的表面不干净和被氧化的问题，防止因此导致的锗硅堆叠位错问题。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺（比如去除锗硅遮蔽层的步骤；形成主侧墙的步骤；形成源漏极的步骤；形成金属硅化物的步骤；形成接触孔刻蚀阻挡层、层间介电层、金属栅极、接触孔和金属层的步骤等）完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同，此处不再赘述。
示例性的，当本发明实施例的半导体器件的制造方法应用于“前锗硅”工艺时，在步骤8之后，还可以包括如下步骤：
步骤9：去除所述锗硅遮蔽层；
步骤10：形成主侧壁层（包括NMOS的主侧壁层和PMOS的主侧壁层）、所述NMOS的源极、漏极以及所述PMOS的源极和漏极；
步骤11：在所述NMOS和所述PMOS的源极与漏极的上方形成金属硅化物；
步骤12：形成接触孔刻蚀阻挡层、层间介电层、金属栅极、接触孔和金属层。
并且，本发明实施例的半导体器件的制造方法，在所述步骤1之前，还可以包括在半导体衬底上形成栅极结构以及在所述栅极结构的两侧的侧壁上形成偏移侧壁层的步骤。
本发明实施例的半导体器件的制造方法，由于在利用等离子体干法刻蚀形成类似碗状凹槽的工艺步骤与通过湿法刻蚀改善凹槽形状形成sigma型的凹槽的步骤之间，增加了进行热退火处理的步骤，从而使非晶化的半导体衬底重新晶化，避免了由于半导体衬底非晶化导致的锗硅堆叠位错现象的发生，提高了半导体器件的性能。
参照图2，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。
步骤S101：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区包括NMOS的栅极结构和偏移侧壁层，所述PMOS区包括PMOS的栅极结构和偏移侧壁层；
步骤S102：对所述半导体衬底进行LDD处理；
步骤S103：在所述半导体衬底上形成锗硅遮蔽层，所述锗硅遮蔽层覆盖整个所述半导体衬底；
步骤S104：对所述半导体衬底进行干法刻蚀以在所述PMOS的栅极结构的两侧形成凹槽；
步骤S105：对所述半导体衬底进行退火处理；
步骤S106：对所述半导体衬底进行湿法刻蚀以改善所述凹槽的形状，其中，改善形状后的所述凹槽为sigma型；
步骤S107：在所述凹槽中形成锗硅层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：
步骤S101：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区包括NMOS的栅极结构和偏移侧壁层，所述PMOS区包括PMOS的栅极结构和偏移侧壁层；
步骤S102：对所述半导体衬底进行LDD处理；
步骤S103：在所述半导体衬底上形成锗硅遮蔽层，所述锗硅遮蔽层覆盖整个所述半导体衬底；
步骤S104：对所述半导体衬底进行干法刻蚀以在所述PMOS的栅极结构的两侧形成凹槽；
步骤S105：对所述半导体衬底进行退火处理；
步骤S106：对所述半导体衬底进行湿法刻蚀以改善所述凹槽的形状，其中，改善形状后的所述凹槽为sigma型；
步骤S107：在所述凹槽中形成锗硅层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述NMOS的栅极结构和PMOS的栅极结构均包括：多晶硅层和位于其上的栅极硬掩模。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：
步骤S1021：在所述半导体衬底上形成第一图形化的光刻胶，所述第一图形化的光刻胶覆盖所述PMOS区；
步骤S1022：对所述NMOS区进行轻掺杂处理，在所述NMOS的栅极结构两侧的所述半导体衬底上形成轻掺杂区；
步骤S1023：去除所述第一图形化的光刻胶；
步骤S1024：在所述半导体衬底上形成第二图形化的光刻胶，所述第二图形化的光刻胶覆盖所述NMOS区；
步骤S1025：对所述PMOS区进行轻掺杂处理，在所述PMOS的栅极结构两侧的所述半导体衬底上形成轻掺杂区；
步骤S1026：去除所述第二图形化的光刻胶。
4.如权利要求1所述的半导体器件的制造方法，其特征在于， 在所述步骤S103中，所述锗硅遮蔽层包括氧化硅层和位于其上的氮化硅层。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S104包括：
在所述半导体衬底上形成第三图形化的光刻胶，所述第三图形化的光刻胶覆盖所述NMOS区；
对所述半导体衬底进行干法刻蚀，在所述PMOS的栅极结构两侧的所述半导体衬底上刻蚀出凹槽；
去除所述第三图形化的光刻胶。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，所述退火处理所采用的方法为：尖峰退火，或者尖峰退火加激光退火。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，当所述退火处理采用尖峰退火时，所采用的退火温度为900~1000℃；当所述退火处理采用尖峰退火加激光退火时，尖峰退火的退火温度为900~1000℃，激光退火的退火温度为1000~1300℃。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，形成锗硅层的方法为外延生长工艺。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
10.如权利要求1至9任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S102与所述步骤S103之间，还包括对所述进行LDD处理后的半导体衬底进行退火处理的步骤。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，在对所述进行LDD处理后的半导体衬底进行退火处理的步骤中，所采用的退火处理的方法为尖峰退火，或者尖峰退火加激光退火。
12.如权利要求11所述的半导体器件的制造方法，其特征在于，在所述对所述进行LDD处理后的半导体衬底进行退火处理的步骤 中，当所述退火处理采用尖峰退火时，所采用的退火温度为900~1000℃；当所述退火处理采用尖峰退火加激光退火时，尖峰退火的退火温度为900~1000℃，激光退火的退火温度为1000~1300℃。
13.如权利要求1至9任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S107之后，还包括如下步骤：
步骤S108：去除所述锗硅遮蔽层；
步骤S109：形成主侧壁层、所述NMOS的源极、漏极以及所述PMOS的源极和漏极；
步骤S110：在所述NMOS和所述PMOS的源极与漏极的上方形成金属硅化物；
步骤S111：形成接触孔刻蚀阻挡层、层间介电层、金属栅极、接触孔和金属层。 
CN201210398957.7A 2012-10-18 2012-10-18 一种半导体器件的制造方法 Pending CN103779204A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210398957.7A CN103779204A (zh) 2012-10-18 2012-10-18 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210398957.7A CN103779204A (zh) 2012-10-18 2012-10-18 一种半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN103779204A true CN103779204A (zh) 2014-05-07

Family

ID=50571330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210398957.7A Pending CN103779204A (zh) 2012-10-18 2012-10-18 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103779204A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720010A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080061366A1 (en) * 2006-09-11 2008-03-13 United Microelectronics Corp. Complementary metal-oxide-semiconductor device and fabricating method thereof
US20100075476A1 (en) * 2008-09-22 2010-03-25 Fujitsu Limited Semiconductor device fabrication method
CN102487006A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN102709250A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 使用应力记忆技术的半导体器件制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080061366A1 (en) * 2006-09-11 2008-03-13 United Microelectronics Corp. Complementary metal-oxide-semiconductor device and fabricating method thereof
US20100075476A1 (en) * 2008-09-22 2010-03-25 Fujitsu Limited Semiconductor device fabrication method
CN102487006A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN102709250A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 使用应力记忆技术的半导体器件制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720010A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105720010B (zh) * 2014-12-04 2018-11-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Similar Documents

Publication Publication Date Title
US7998821B2 (en) Method of manufacturing complementary metal oxide semiconductor transistor
US7888194B2 (en) Method of fabricating semiconductor device
CN104576337A (zh) 一种半导体器件的制造方法
CN103681496B (zh) 一种半导体器件的制造方法
CN103779279A (zh) 一种半导体器件的制造方法
US8598007B1 (en) Methods of performing highly tilted halo implantation processes on semiconductor devices
CN103633026A (zh) 一种半导体器件结构及其制作方法
CN103779204A (zh) 一种半导体器件的制造方法
CN102915971B (zh) 一种半导体器件的制造方法
CN105336703A (zh) 一种半导体器件的制作方法
CN103681333A (zh) 一种半导体器件的制造方法
CN103943678A (zh) 一种半导体器件及其制造方法
CN103377940A (zh) 一种用于sram的p型传输栅极晶体管及其制作方法
CN104716042A (zh) 一种半导体器件的制造方法
TWI506791B (zh) Semiconductor device structure and manufacturing method thereof
CN104517840A (zh) 一种半导体器件的制造方法
CN105336611A (zh) 一种FinFET器件的制作方法
CN104716041A (zh) 一种半导体器件的制造方法
CN102956490B (zh) 半导体器件及其制作方法
TWI521704B (zh) 一種半導體元件的製作方法
CN103094108B (zh) 半导体器件的制作方法
US11444196B2 (en) Method for fabricating semiconductor device with asymmetric strained source/drain structure
CN103165455A (zh) 制作鳍形场效应晶体管的方法
CN103247530B (zh) 一种半导体器件的制作方法
CN103545255B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140507