CN108321090A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN108321090A CN108321090A CN201710037803.8A CN201710037803A CN108321090A CN 108321090 A CN108321090 A CN 108321090A CN 201710037803 A CN201710037803 A CN 201710037803A CN 108321090 A CN108321090 A CN 108321090A
- Authority
- CN
- China
- Prior art keywords
- layer
- initial
- side wall
- mask
- gate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims description 78
- 238000005530 etching Methods 0.000 claims description 76
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 239000012528 membrane Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 239000012530 fluid Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 241000208340 Araliaceae Species 0.000 claims description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- 235000008434 ginseng Nutrition 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 236
- 238000002955 isolation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 210000000170 cell membrane Anatomy 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，方法包括：提供基底；在所述基底上形成栅极结构、以及覆盖栅极结构侧壁且暴露出栅极结构顶部表面的初始介质层，所述栅极结构包括栅极本体和位于栅极本体顶部表面的第一掩膜层；去除第一掩膜层；刻蚀部分初始介质层，使初始介质层形成第一介质层，第一介质层的顶部表面低于栅极本体的顶部表面；去除第一掩膜层后，在第一介质层上形成覆盖栅极结构的第二介质层；平坦化所述第二介质层直至暴露出栅极本体的顶部表面。所述方法使半导体器件的性能提高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
然而，无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的性能有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底；在所述基底上形成栅极结构、以及覆盖栅极结构侧壁且暴露出栅极结构顶部表面的初始介质层，所述栅极结构包括栅极本体和位于栅极本体顶部表面的第一掩膜层；去除第一掩膜层；刻蚀部分初始介质层，使初始介质层形成第一介质层，第一介质层的顶部表面低于栅极本体的顶部表面；去除第一掩膜层后，在第一介质层上形成覆盖栅极结构的第二介质层；平坦化所述第二介质层直至暴露出栅极本体的顶部表面。
可选的，所述栅极结构还包括覆盖所述栅极本体侧壁和所述第一掩膜层侧壁的侧墙；采用第一刻蚀工艺去除所述第一掩膜层；进行第一刻蚀工艺后，采用第二刻蚀工艺刻蚀所述部分初始介质层，所述第二刻蚀工艺还刻蚀高于栅极本体顶部表面的侧墙。
可选的，所述第一刻蚀工艺对所述第一掩膜层的刻蚀速率大于对所述侧墙的刻蚀速率。
可选的，所述第一刻蚀工艺对第一掩膜层的刻蚀速率和对侧墙的刻蚀速率的比值为10～200。
可选的，所述第一刻蚀工艺为干法刻蚀工艺；所述第一刻蚀工艺的参数包括：采用的气体包括NF3、NH3和He，NF3的流量为50sccm～300sccm，NH3的流量为200sccm～600sccm，He的流量为200sccm～600sccm，源射频功率为10瓦～50瓦，腔室压强为3mtorr～20mtorr。
可选的，所述第一刻蚀工艺为湿法刻蚀工艺；所述第一刻蚀工艺的参数包括：采用的刻蚀溶液为氢氟酸溶液，氢氟酸的质量百分比浓度为0.1％～10％，刻蚀温度为20摄氏度～40摄氏度。
可选的，所述第二刻蚀工艺的参数包括：采用的气体包括NF3、NH3和He，NF3的流量为50sccm～300sccm，NH3的流量为200sccm～600sccm，He的流量为200sccm～600sccm，源射频功率为10瓦～50瓦，腔室压强为3mtorr～20mtorr。
可选的，形成所述栅极结构的方法包括：在所述基底上形成初始栅极结构，所述初始栅极结构包括栅极本体、位于栅极本体顶部表面的掩膜结构、以及覆盖栅极本体侧壁和掩膜结构侧壁的初始侧墙，所述掩膜结构包括位于栅极本体顶部表面的第一掩膜层和位于第一掩膜层上的第二掩膜层；在所述基底上形成初始介质膜，所述初始介质膜覆盖初始栅极结构的侧壁且暴露出初始栅极结构的顶部表面；形成初始介质膜后，去除第二掩膜层、以及高于第一掩膜层顶部表面的初始侧墙和初始介质膜，使初始栅极结构形成所述栅极结构，使初始侧墙形成所述侧墙，使初始介质膜形成所述初始介质层。
可选的，形成所述初始栅极结构的方法包括：在所述基底上形成栅极结构材料层；在所述栅极结构材料层表面形成掩膜结构材料层，所述掩膜结构材料层包括第一掩膜材料层和位于第一掩膜材料层上的第二掩膜材料层；图形化所述掩膜结构材料层和栅极结构材料层，形成栅极本体和位于栅极本体顶部表面的掩膜结构；在所述掩膜结构侧壁和栅极本体侧壁形成初始侧墙。
可选的，去除第二掩膜层、以及高于第一掩膜层顶部表面的初始侧墙和初始介质膜的工艺为回刻蚀工艺。
可选的，所述回刻蚀工艺对第二掩膜层的刻蚀速率与对第一掩膜层的刻蚀速率的比值为1～200。
可选的，形成所述初始介质膜的方法包括：在所述基底上形成覆盖所述初始栅极结构的初始介质材料膜；去除高于所述初始栅极结构顶部表面的初始介质材料膜，形成初始介质膜。
可选的，形成所述初始介质材料膜的工艺为流体化学气相沉积工艺或旋涂工艺。
可选的，所述第一掩膜层的材料为氧化硅、掺杂氢离子的氮化硅或氮氧化硅；所述第二掩膜层的材料为氮化硅或氧化硅。
可选的，所述侧墙的材料为氮化硅、氧化硅或碳氧化硅。
可选的，所述第二介质层的密度大于第一介质层的密度。
可选的，形成所述第二介质层的工艺为高密度等离子体化学气相沉积工艺、等离子体增强化学气相沉积工艺或常压化学气相沉积工艺。
本发明还提供一种采用上述方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，由于第一掩膜层在形成第二介质层之前去除，因此形成第二介质层后，第二介质层覆盖栅极本体顶部表面和第一介质层。因此栅极本体顶部表面的第二介质层和第一介质层上高于栅极本体顶部表面的第二介质层基本能够同时去除，因此减少了对栅极本体的损耗，提高了半导体器件的性能。
进一步，所述栅极结构还包括覆盖所述栅极本体侧壁和所述第一掩膜层侧壁的侧墙；在进行第二刻蚀工艺之前，所述侧墙能完全覆盖栅极本体侧壁，且侧墙的顶部表面高于栅极本体的顶部表面。去除第一掩膜层后，采用第二刻蚀工艺刻蚀所述部分初始介质层，所述第二刻蚀工艺还刻蚀高于栅极本体顶部表面的侧墙。在进行第二刻蚀工艺的过程中，侧墙难以暴露出栅极本体的侧壁，因而避免半导体器件发生漏电。
附图说明
图1至图4是一种半导体器件形成过程的结构示意图；
图5至图11是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的半导体器件的电学性能较差。
图1至图4是一种半导体器件形成过程的结构示意图。
参考图1，提供半导体衬底100；在所述半导体衬底100上形成栅极结构110和位于栅极结构110顶部表面的掩膜层120；在所述栅极结构110和掩膜层120的侧壁形成侧墙130；在所述半导体衬底100上形成初始介质层140，所述初始介质层140覆盖侧墙侧壁130且暴露出侧墙130和掩膜层120的顶部表面。
参考图2，去除部分掩膜层120、部分侧墙130和部分初始介质层140，以减薄掩膜层120、侧墙130和初始介质层140。
去除部分掩膜层120、部分侧墙130和部分初始介质层140后，剩余的掩膜层120、侧墙130和初始介质层140的顶部表面高于栅极结构110的顶部表面。
初始介质层140的材料采用流体化学气相沉积工艺形成，使得初始介质层140的材料的填充性较好。
接着，参考图3，回刻蚀所述初始介质层140，使初始介质层140形成第一介质层141，所述第一介质层141的顶部表面低于栅极结构110的顶部表面。
参考图4，在第一介质层141上形成第二介质层150，且所述第二介质层150覆盖掩膜层120和侧墙130。
回刻蚀初始介质层140后，形成第二介质层150，使得第二介质层150替代部分第一介质层141。
第二介质层150采用高密度等离子体化学气相沉积工艺形成。第二介质层150的密度大于第一介质层141的密度，使得第二介质层150的硬度大于第一介质层141的硬度。进而避免后续采用第一平坦化工艺去除高于栅极结构110顶部表面的第二介质层150的过程中，部分区域的第二介质层150出现凹陷。
接着，采用第一平坦化工艺去除高于栅极结构110顶部表面的第二介质层150；进行第一平坦化工艺后，采用第二平坦化工艺去除高于栅极结构110顶部表面的掩膜层120。
接着，去除栅极结构110，形成开口；在所述开口中形成金属栅极结构。
然而上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
去除部分掩膜层120、部分侧墙130和部分初始介质层140后，剩余的掩膜层120、侧墙130和初始介质层140的顶部表面高于栅极结构110的顶部表面的作用包括：在回刻蚀所述初始介质层140的过程中，避免侧墙130暴露出栅极结构130的侧壁，进而避免漏电。由于在形成第二介质层150之前，栅极结构110顶部表面具有掩膜层120，因此形成第二介质层150后，第二介质层150覆盖第一介质层141和栅极结构110顶部表面的掩膜层120。栅极结构110顶部表面的掩膜层120和第一介质层141上高于栅极结构110顶部表面的第二介质层150需要分别在不同的平坦化工艺中去除。在进行第一平坦化工艺后，由于工艺精度的影响，容易导致部分掩膜层120顶部表面还具有第二介质层150的材料。在进行第二平坦化工艺的过程中，掩膜层120顶部表面的第二介质层150的材料会阻碍对这部分掩膜层120的去除。导致在第二平坦化工艺的过程中，当部分栅极结构110顶部表面暴露出来时，部分栅极结构110顶部表面还具有掩膜层120的材料。为了将整个区域的栅极结构110顶部表面的掩膜层120均去除掉，需要继续进行第二平坦化的制程，导致对栅极结构110的损耗较大，降低了半导体器件的性能。
在此基础上，本发明提供一种半导体器件的形成方法，包括：提供基底；在所述基底上形成栅极结构、以及覆盖栅极结构侧壁且暴露出栅极结构顶部表面的初始介质层，所述栅极结构包括栅极本体和位于栅极本体顶部表面的第一掩膜层；去除第一掩膜层；刻蚀部分初始介质层，使初始介质层形成第一介质层，第一介质层的顶部表面低于栅极本体的顶部表面；去除第一掩膜层后，在第一介质层上形成覆盖栅极结构的第二介质层；平坦化所述第二介质层直至暴露出栅极本体的顶部表面。
所述方法中，由于第一掩膜层在形成第二介质层之前去除，因此形成第二介质层后，第二介质层覆盖栅极本体顶部表面和第一介质层。因此栅极本体顶部表面的第二介质层和第一介质层上高于栅极本体顶部表面的第二介质层基本能够同时去除，因此减少了对栅极本体的损耗，提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图11是本发明一实施例中半导体器件形成过程的结构示意图。
参考图5，提供基底200。
本实施例中，以所述半导体器件为鳍式场效应晶体管为示例进行说明。相应的，所述基底200包括半导体衬底201和位于半导体衬底201上的鳍部202。
所述半导体衬底201为形成半导体器件提供工艺平台。
本实施例中，所述半导体衬底201的材料为单晶硅。所述半导体衬底201还可以是多晶硅或非晶硅。所述半导体衬底201的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述鳍部202通过图形化所述半导体衬底201而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部。
本实施例中，所述半导体衬底201上还具有隔离结构，所述隔离结构覆盖鳍部202的部分侧壁表面。所述隔离结构的顶部表面低于所述鳍部202的顶部表面。
所述隔离结构的材料包括氧化硅。
在其它实施例中，所述半导体器件为平面式MOS晶体管，相应的，所述基底为平面式的半导体衬底。
接着，在所述基底200上形成栅极结构、以及覆盖栅极结构侧壁且暴露出栅极结构顶部表面的初始介质层，所述栅极结构包括栅极本体和位于栅极本体顶部表面的第一掩膜层。
本实施例中，所述栅极结构还包括覆盖所述栅极本体侧壁和所述第一掩膜层侧壁的侧墙。
下面具体介绍形成栅极结构的方法。
继续参考图5，在所述基底200上形成初始栅极结构，所述初始栅极结构包括栅极本体210、位于栅极本体210顶部表面的掩膜结构220、以及覆盖栅极本体210侧壁和掩膜结构220侧壁的初始侧墙230，所述掩膜结构220包括位于栅极本体顶部表面的第一掩膜层221和位于第一掩膜层221上的第二掩膜层222。
形成所述初始栅极结构的方法包括：在所述基底200上形成栅极结构材料层(未图示)；在所述栅极结构材料层表面形成掩膜结构材料层(未图示)，所述掩膜结构材料层包括第一掩膜材料层和位于第一掩膜材料层上的第二掩膜材料层；图形化所述掩膜结构材料层和栅极结构材料层，形成栅极本体210和位于栅极本体210顶部表面的掩膜结构220；在所述掩膜结构220侧壁和栅极本体210侧壁形成初始侧墙230。
具体的，图形化所述掩膜结构材料层，形成掩膜结构220；以所述掩膜结构220为掩膜刻蚀所述栅极结构材料层，形成栅极本体210。
由于第二掩膜层222和第一掩膜层221的总厚度大于第一掩膜层221的厚度，使得掩膜结构220总厚度较大。在以所述掩膜结构220为掩膜刻蚀栅极结构材料层的过程中，掩膜结构220损耗的比例较少。进而使得在以所述掩膜结构220为掩膜刻蚀后形成的栅极本体210的图形质量较高。
所述栅极本体210对应所述栅极结构材料层；所述第一掩膜层221对应所述第一掩膜材料层，所述第二掩膜层222对应所述第二掩膜材料层。所述掩膜结构220对应所述掩膜结构材料层。
所述栅极本体210包括位于基底200上的栅介质层和位于栅介质层上的栅电极层。
所述第一掩膜层221的材料和第二掩膜层222的材料相同或不同。
所述第一掩膜层221的材料为氧化硅、掺杂氢离子的氮化硅或氮氧化硅；所述第二掩膜层222的材料为氮化硅或氧化硅。
本实施例中，以所述第一掩膜层221的材料为氧化硅，第二掩膜层222的材料为氮化硅为示例进行说明。在另一个实施例中，第一掩膜层的材料为掺杂氢离子的氮化硅，所述第二掩膜层的材料为氮化硅。
本实施例中，所述栅极本体210横跨所述鳍部202、覆盖鳍部202的部分顶部表面和部分侧壁表面。其中，所述栅介质层位于部分隔离结构上、覆盖鳍部202的部分顶部表面和部分侧壁表面。
所述栅介质层的材料为氧化硅或高K(K大于3.9)介质材料。所述栅电极层的材料为多晶硅或金属。
本实施例中，以所述栅介质层为氧化硅，所述栅电极层为多晶硅为示例进行说明。
在所述掩膜结构220侧壁和栅极本体210侧壁形成所述初始侧墙230的方法包括：在所述栅极本体210和掩膜结构220的表面、以及基底200上形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，形成所述初始侧墙230。
本实施例中，所述侧墙材料层还位于隔离结构上。
形成所述侧墙材料层的工艺为沉积工艺，如原子层沉积工艺或等离子体化学气相沉积工艺。
所述初始侧墙230的材料为氮化硅、氧化硅或碳氧化硅。
本实施例中，所述初始侧墙230的材料和第二掩膜层222的材料相同。好处在于：在后续刻蚀去除第二掩膜层222、以及高于第一掩膜层221顶部表面的初始侧墙230和初始介质膜的过程中，使得对初始侧墙230和刻蚀速率和对初始介质膜的刻蚀速率相同。进而使得形成的侧墙能够全部覆盖第一掩膜层221的侧壁。进而避免侧墙的顶部表面到栅极本体210的顶部表面的距离较小，增加了后续刻蚀初始介质层和高于栅极本体210顶部表面的侧墙的工艺难度。
参考图6，在所述基底200上形成初始介质膜250，所述初始介质膜250覆盖初始栅极结构的侧壁且暴露出初始栅极结构的顶部表面。
具体的，所述初始介质膜250覆盖初始侧墙230侧壁、且暴露出初始侧墙230的顶部表面和第二掩膜层222的顶部表面。
本实施例中，还包括：在形成所述初始介质膜250之前，在所述初始侧墙230和栅极本体210两侧的基底200中形成源漏掺杂区240。具体的，在形成所述初始介质膜250之前，在所述初始侧墙230和栅极本体210两侧的鳍部202中形成源漏掺杂区240。
本实施例中，所述初始介质膜250还位于隔离结构上且覆盖源漏掺杂区240。
所述初始介质膜250的材料氧化硅或旋涂玻璃SOG(spin on glass coating)。且所述初始介质膜250的密度小于后续的第二介质层的密度。
形成所述初始介质膜250的方法包括：在所述基底200上形成覆盖初始侧墙230和掩膜结构220的初始介质材料膜(未图示)；去除高于掩膜结构220顶部表面的初始介质材料膜，形成初始介质膜250。
形成所述初始介质材料膜的工艺为流体化学气相沉积工艺或旋涂工艺，因此初始介质膜的填充性较好。
具体的，当所述初始介质膜250的材料为氧化硅时，形成所述初始介质材料膜的工艺为流体化学气相沉积工艺；当所述初始介质膜250的材料为旋涂玻璃SOG时，形成所述初始介质材料膜的工艺为旋涂工艺。
本实施例中，形成所述初始介质材料膜的工艺为流体化学气相沉积工艺。所述初始介质材料膜的材料为氧化硅，相应的，所述初始介质膜250的材料为氧化硅。
参考图7，形成初始介质膜250后，去除第二掩膜层222、以及高于第一掩膜层221顶部表面的初始侧墙230(参考图6)和初始介质膜250(参考图6)，使初始栅极结构形成栅极结构，使初始侧墙230形成侧墙231，使初始介质膜250形成初始介质层251，所述栅极结构包括栅极本体210、位于栅极本体210顶部表面的第一掩膜层221、以及覆盖栅极本体210侧壁和第一掩膜层221侧壁的侧墙231，所述初始介质层251覆盖栅极结构侧壁且暴露出栅极结构的顶部表面。
具体的，本实施例中，所述初始介质层251覆盖侧墙231侧壁、且暴露出侧墙231的顶部表面和第一掩膜层221的顶部表面。
去除第二掩膜层222、以及高于第一掩膜层221顶部表面的初始侧墙230和初始介质膜250的工艺为回刻蚀工艺。
去除第二掩膜层222、以及高于第一掩膜层221顶部表面的初始侧墙230和初始介质膜250后且在后续去除第一掩膜层221之前，侧墙231覆盖栅极本体210和第一掩膜层221的侧壁。
参考图8，去除第一掩膜层221(参考图7)。
采用第一刻蚀工艺去除所述第一掩膜层221。
本实施例中，所述第一刻蚀工艺对所述第一掩膜层221的刻蚀速率大于对所述侧墙231的刻蚀速率。
所述第一刻蚀工艺对第一掩膜层221的刻蚀速率和对侧墙231的刻蚀速率的比值为10～200，如10、20、50、80、100、150或200。选择此范围的意义在于：若所述第一刻蚀工艺对第一掩膜层221的刻蚀速率和对侧墙231的刻蚀速率的比值大于200，则导致工艺难度增加；若所述第一刻蚀工艺对第一掩膜层221的刻蚀速率和对侧墙231的刻蚀速率的比值小于10，则导致进行第一刻蚀工艺后，侧墙231的顶部表面到栅极本体210的顶部表面的距离过小，对后续刻蚀初始介质层251和高于栅极本体210顶部表面的侧墙231的工艺的要求较高，即在后续刻蚀初始介质层251和高于栅极本体210顶部表面的侧墙231过程中，需要初始介质层251和侧墙231的刻蚀选择比较大。
由于第一刻蚀工艺对第一掩膜层221的刻蚀速率大于对侧墙231的刻蚀速率，因此在去除第一掩膜层221后且在后续进行第二刻蚀工艺之前，侧墙231能完全覆盖栅极本体210侧壁，且侧墙231的顶部表面高于栅极本体210的顶部表面。
本实施例中，进行第一刻蚀工艺后，且在后续进行第二刻蚀工艺之前，侧墙231的顶部表面到栅极本体210的顶部表面具有第一尺寸；在后续进行第二刻蚀工艺的过程中，刻蚀去除的初始介质层251在垂直于半导体衬底201表面方向上的尺寸为第二尺寸。所述第一尺寸为第二尺寸的5％～10％。
本实施例中，第一刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺。
在一个实施例中，第一刻蚀工艺为干法刻蚀工艺；所述第一刻蚀工艺的参数包括：采用的气体包括NF3、NH3和He，NF3的流量为50sccm～300sccm，NH3的流量为200sccm～600sccm，He的流量为200sccm～600sccm，源射频功率为10瓦～50瓦，腔室压强为3mtorr～20mtorr。
在另一个实施例中，所述第一刻蚀工艺为湿法刻蚀工艺。所述第一刻蚀工艺的参数包括：采用的刻蚀溶液为氢氟酸溶液，氢氟酸的质量百分比浓度为0.1％～10％，刻蚀温度为20摄氏度～40摄氏度。
需要说明的是，在去除第一掩膜层221的过程中，也会对初始介质层251进行刻蚀，使得初始介质层251在垂直于半导体衬底201表面方向上的尺寸减小。
参考图9，刻蚀部分初始介质层251(参考图8)，使初始介质层251形成第一介质层252，第一介质层252的顶部表面低于栅极本体210的顶部表面。
本实施例中，采用第二刻蚀工艺刻蚀所述部分初始介质层251。
本实施例中，由于形成了侧墙231，因此第二刻蚀工艺还刻蚀高于栅极本体顶部表面的侧墙。
本实施例中，进行第一刻蚀工艺后，进行第二刻蚀工艺。
所述第二刻蚀工艺的参数包括：采用的气体包括NF3、NH3和He，NF3的流量为50sccm～300sccm，NH3的流量为200sccm～600sccm，He的流量为200sccm～600sccm，源射频功率为10瓦～50瓦，腔室压强为3mtorr～20mtorr。
采用第一刻蚀工艺去除所述第一掩膜层221后，且在进行第二刻蚀工艺之前，所述侧墙231能完全覆盖栅极本体210侧壁，且侧墙231的顶部表面高于栅极本体210的顶部表面。去除第一掩膜层221后，采用第二刻蚀工艺刻蚀所述部分初始介质层251，所述第二刻蚀工艺还刻蚀高于栅极本体210顶部表面的侧墙231。在进行第二刻蚀工艺的过程中，侧墙231难以暴露出栅极本体210的侧壁，因而避免半导体器件发生漏电。
需要说明的是，当没有形成侧墙时，进行第一刻蚀工艺后，进行第二刻蚀工艺，或者，进行第二刻蚀工艺后，进行第一刻蚀工艺。
参考图10，去除第一掩膜层221后，在第一介质层252上形成覆盖栅极结构的第二介质层260。
形成所述第二介质层260的工艺为高密度等离子体化学气相沉积工艺、等离子体增强化学气相沉积工艺或常压化学气相沉积工艺。本实施例中，形成所述第二介质层260的工艺为高密度等离子体化学气相沉积工艺。
所述第二介质层260的材料为氧化硅、氮氧化硅或碳氧化硅。
第二介质层260的密度大于第一介质层252的密度，使得后续在去除高于栅极本体210顶部表面的第二介质层260的过程中，避免部分区域的第二介质层260表面形成凹陷。
参考图11，平坦化所述第二介质层260直至暴露出栅极本体210的顶部表面。
平坦化所述第二介质层260的工艺包括化学机械研磨工艺。
由于第一掩膜层221在形成第二介质层260之前去除，因此形成第二介质层260后，第二介质层260覆盖栅极本体210顶部表面和第一介质层252。因此栅极本体210顶部表面的第二介质层260和第一介质层252上高于栅极本体210顶部表面的第二介质层260基本能够同时去除，因此减少了对栅极本体210的损耗，提高了半导体器件的性能。
接着，去除栅极本体210，形成开口；在所述开口中形成金属栅极结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成栅极结构、以及覆盖栅极结构侧壁且暴露出栅极结构顶部表面的初始介质层，所述栅极结构包括栅极本体和位于栅极本体顶部表面的第一掩膜层；
去除第一掩膜层；
刻蚀部分初始介质层，使初始介质层形成第一介质层，第一介质层的顶部表面低于栅极本体的顶部表面；
去除第一掩膜层后，在第一介质层上形成覆盖栅极结构的第二介质层；
平坦化所述第二介质层直至暴露出栅极本体的顶部表面。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构还包括覆盖所述栅极本体侧壁和所述第一掩膜层侧壁的侧墙；采用第一刻蚀工艺去除所述第一掩膜层；进行第一刻蚀工艺后，采用第二刻蚀工艺刻蚀所述部分初始介质层，所述第二刻蚀工艺还刻蚀高于栅极本体顶部表面的侧墙。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一刻蚀工艺对所述第一掩膜层的刻蚀速率大于对所述侧墙的刻蚀速率。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述第一刻蚀工艺对第一掩膜层的刻蚀速率和对侧墙的刻蚀速率的比值为10～200。
5.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述第一刻蚀工艺为干法刻蚀工艺；所述第一刻蚀工艺的参数包括：采用的气体包括NF3、NH3和He，NF3的流量为50sccm～300sccm，NH3的流量为200sccm～600sccm，He的流量为200sccm～600sccm，源射频功率为10瓦～50瓦，腔室压强为3mtorr～20mtorr。
6.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述第一刻蚀工艺为湿法刻蚀工艺；所述第一刻蚀工艺的参数包括：采用的刻蚀溶液为氢氟酸溶液，氢氟酸的质量百分比浓度为0.1％～10％，刻蚀温度为20摄氏度～40摄氏度。
7.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第二刻蚀工艺的参数包括：采用的气体包括NF3、NH3和He，NF3的流量为50sccm～300sccm，NH3的流量为200sccm～600sccm，He的流量为200sccm～600sccm，源射频功率为10瓦～50瓦，腔室压强为3mtorr～20mtorr。
8.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述栅极结构的方法包括：在所述基底上形成初始栅极结构，所述初始栅极结构包括栅极本体、位于栅极本体顶部表面的掩膜结构、以及覆盖栅极本体侧壁和掩膜结构侧壁的初始侧墙，所述掩膜结构包括位于栅极本体顶部表面的第一掩膜层和位于第一掩膜层上的第二掩膜层；在所述基底上形成初始介质膜，所述初始介质膜覆盖初始栅极结构的侧壁且暴露出初始栅极结构的顶部表面；形成初始介质膜后，去除第二掩膜层、以及高于第一掩膜层顶部表面的初始侧墙和初始介质膜，使初始栅极结构形成所述栅极结构，使初始侧墙形成所述侧墙，使初始介质膜形成所述初始介质层。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，形成所述初始栅极结构的方法包括：在所述基底上形成栅极结构材料层；在所述栅极结构材料层表面形成掩膜结构材料层，所述掩膜结构材料层包括第一掩膜材料层和位于第一掩膜材料层上的第二掩膜材料层；图形化所述掩膜结构材料层和栅极结构材料层，形成栅极本体和位于栅极本体顶部表面的掩膜结构；在所述掩膜结构侧壁和栅极本体侧壁形成初始侧墙。
10.根据权利要求8所述的半导体器件的形成方法，其特征在于，去除第二掩膜层、以及高于第一掩膜层顶部表面的初始侧墙和初始介质膜的工艺为回刻蚀工艺。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述回刻蚀工艺对第二掩膜层的刻蚀速率与对第一掩膜层的刻蚀速率的比值为1～200。
12.根据权利要求8所述的半导体器件的形成方法，其特征在于，形成所述初始介质膜的方法包括：在所述基底上形成覆盖所述初始栅极结构的初始介质材料膜；去除高于所述初始栅极结构顶部表面的初始介质材料膜，形成初始介质膜。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，形成所述初始介质材料膜的工艺为流体化学气相沉积工艺或旋涂工艺。
14.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述第一掩膜层的材料为氧化硅、掺杂氢离子的氮化硅或氮氧化硅；所述第二掩膜层的材料为氮化硅或氧化硅。
15.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述侧墙的材料为氮化硅、氧化硅或碳氧化硅。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二介质层的密度大于第一介质层的密度。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第二介质层的工艺为高密度等离子体化学气相沉积工艺、等离子体增强化学气相沉积工艺或常压化学气相沉积工艺。
18.一种根据权利要求1至17任意一项方法形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710037803.8A CN108321090B (zh) | 2017-01-18 | 2017-01-18 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710037803.8A CN108321090B (zh) | 2017-01-18 | 2017-01-18 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108321090A true CN108321090A (zh) | 2018-07-24 |
| CN108321090B CN108321090B (zh) | 2021-04-02 |
Family
ID=62892116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710037803.8A Active CN108321090B (zh) | 2017-01-18 | 2017-01-18 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108321090B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950301A (zh) * | 2019-03-20 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 半导体结构的制备方法及半导体结构 |
| CN110379705A (zh) * | 2019-07-24 | 2019-10-25 | 上海华力集成电路制造有限公司 | 第零层层间膜的制造方法 |
| CN110957215A (zh) * | 2018-09-26 | 2020-04-03 | 中芯国际集成电路制造(上海)有限公司 | 平坦化工艺方法 |
| WO2022012333A1 (zh) * | 2020-07-16 | 2022-01-20 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| US11895821B2 (en) | 2020-07-16 | 2024-02-06 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110127613A1 (en) * | 2009-11-30 | 2011-06-02 | Sven Beyer | High-k metal gate electrode structures formed by separate removal of placeholder materials using a masking regime prior to gate patterning |
| US20160104788A1 (en) * | 2014-10-14 | 2016-04-14 | Samsung Electronics Co., Ltd. | Methods of Fabricating Semiconductor Devices |
-
2017
- 2017-01-18 CN CN201710037803.8A patent/CN108321090B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110127613A1 (en) * | 2009-11-30 | 2011-06-02 | Sven Beyer | High-k metal gate electrode structures formed by separate removal of placeholder materials using a masking regime prior to gate patterning |
| US20160104788A1 (en) * | 2014-10-14 | 2016-04-14 | Samsung Electronics Co., Ltd. | Methods of Fabricating Semiconductor Devices |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957215A (zh) * | 2018-09-26 | 2020-04-03 | 中芯国际集成电路制造(上海)有限公司 | 平坦化工艺方法 |
| CN109950301A (zh) * | 2019-03-20 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 半导体结构的制备方法及半导体结构 |
| CN110379705A (zh) * | 2019-07-24 | 2019-10-25 | 上海华力集成电路制造有限公司 | 第零层层间膜的制造方法 |
| WO2022012333A1 (zh) * | 2020-07-16 | 2022-01-20 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| US11895821B2 (en) | 2020-07-16 | 2024-02-06 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108321090B (zh) | 2021-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298921B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN108321090A (zh) | 半导体器件及其形成方法 | |
| CN103794490B (zh) | 自对准双图形的形成方法 | |
| KR102222909B1 (ko) | 반도체 소자의 제조방법 | |
| CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN107369643A (zh) | 半导体结构及其形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| CN106486365B (zh) | 半导体器件的形成方法 | |
| CN108122843A (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN111900088A (zh) | 半导体器件及其形成方法 | |
| CN107785265B (zh) | 半导体器件的形成方法 | |
| CN109950311A (zh) | 半导体结构及其形成方法 | |
| CN107978514A (zh) | 晶体管及其形成方法 | |
| CN107799462A (zh) | 半导体结构的形成方法 | |
| CN111129142A (zh) | 半导体器件及其形成方法 | |
| CN107968053A (zh) | 半导体器件及其形成方法 | |
| CN109841521A (zh) | 半导体器件及其形成方法 | |
| CN113113308B (zh) | 半导体器件及其形成方法 | |
| CN106328530B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108630549A (zh) | 半导体器件及其形成方法 | |
| CN107591399A (zh) | 半导体结构及其形成方法 | |
| CN110690218B (zh) | 半导体器件及其形成方法 | |
| CN110556338B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |