CN205900550U - 一种mosfet - Google Patents
一种mosfet Download PDFInfo
- Publication number
- CN205900550U CN205900550U CN201620373039.2U CN201620373039U CN205900550U CN 205900550 U CN205900550 U CN 205900550U CN 201620373039 U CN201620373039 U CN 201620373039U CN 205900550 U CN205900550 U CN 205900550U
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- injection
- hole
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种MOSFET,包括漏极、源极和栅极,且所述漏极、源极和栅极设于同侧。本实用新型还公开了一种MOSFET的制备方法。本实用新型的优点是:通过本实用新型的MOSFET制备方法将漏端从芯片背面引到芯片正面得到了一种MOSFET,从而满足在芯片正面打线接触的封装要求。
Description
技术领域
本实用新型涉及半导体制造领域,尤其涉及一种MOSFET。
背景技术
传统MOSFET器件的漏端引出是在芯片背面,无法满足在芯片正面打线接触的封装要求,本实用新型在传统MOSFET器件的工艺中引入通孔工艺,将漏端从芯片背面引到芯片正面,从而满足在芯片正面打线接触的封装要求。
传统MOSFET器件工艺有五次光刻和四次光刻两种(实际工艺中钝化层光刻不计算在内),五次光刻工艺按照先后顺序分别为沟槽,沟道区,源区,接触孔和金属层,四次光刻工艺按照先后顺序分别为沟槽,源区,接触孔和金属层。
现有技术的MOSFET的漏极在基片背面,因此在封装工艺中,漏极103只能通过芯片背面引出。
实用新型内容
本实用新型的目的是提供一种MOSFET,其可以解决现有技术中MOSFET的漏极在基片背面,因此在封装工艺中,漏极只能通过芯片背面引出的缺点。
本实用新型采用以下技术方案:
一种MOSFET,包括漏极、源极和栅极,且所述漏极、源极和栅极设于同侧。
还包括一基片及设于所述基片一侧的外延层,且所述外延层的另一侧依次还设有一介质层。
还包括一漏极通孔,其内部淀设有第一金属,且所述漏极通孔设于所述外延层及介质层内,且所述第一金属与所述基片接触,所述漏极通孔内填设有一第一金属。
所述外延层内设有注入沟道区,且所述沟道区通过所述外延层杂质注入形成。
还包括若干沟槽,且所述沟槽设于所述注入沟道区内,且所述沟槽的底部设于所述外延层内,所述沟槽内设有栅氧层及多晶硅层,且所述沟槽的底部及侧壁上淀设有栅氧层,所述多晶硅层将所述沟槽内部填满。
还包括一注入源区,且所述注入源区设于所述注入沟道区内。
还包括若干源极接触孔,其内部淀设有第一金属,且所述源极接触孔穿过所述介质层,且中间的所述漏极接触孔穿过所述注入源区,且所述源极接触孔的底部设有注入接触区,所述注入接触区设于所述注入沟道区内。
还包括一栅极接触孔,其内部淀设有第一金属,且所述栅极接触孔穿过所述介质层,且所述栅极接触孔设于一边缘沟槽的多晶硅内部。
还包括一第二金属,且所述第二金属设于所述介质层的一侧,且所述第二金属与第一金属接触,且所述第二金属与设于所述漏极通孔内的第一金属接触形成漏极,且所述第二金属与设于注入沟道区内的第一金属接触形成源极;所述第二金属与设于所述栅极接触孔内的第一金属形成栅极。
一种MOSFET的制备方法,包括以下步骤:
在掩蔽层的掩蔽下对外延层进行沟槽刻蚀,形成沟槽;
淀积栅氧和多晶硅;
刻蚀掉多余的多晶硅,使多晶硅表面与源区表面相平,沟槽内的多晶硅保留;
沟道注入区光刻、注入,去除光刻胶,并进行退火;
进行源区光刻、注入,去除光刻胶,并进行退火,激活杂质;
淀积介质层,再淀积一层掩蔽层,进行漏区通孔光刻和掩蔽层刻蚀,将漏区通孔位置上的掩蔽层刻蚀掉;
漏区通孔刻蚀;
进行接触孔注入,并淀积第一层金属,填充源区接触孔和漏区通孔,金属材料为钨;
去除硅片表面多余的第一层金属,保留源区接触孔和漏区通孔内的第一层金属;
淀积第二层金属,并进行光刻、刻蚀,形成MOSFET引出电极,第二层金属材料为铝硅合金或者铝硅铜合金。
本实用新型的优点是:通过本实用新型的MOSFET制备方法将漏端从芯片背面引到芯片正面得到了一种MOSFET,从而满足在芯片正面打线接触的封装要求。
附图说明
下面结合实施例和附图对本实用新型进行详细说明,其中:
图1是本实用新型的MOSFET结构示意图。
图2至图13是本实用新型的MOSFET制备方法的中间体的结构示意图。
具体实施方式
下面结合附图进一步阐述本实用新型的具体实施方式:
如图1所示,本实用新型公开了一种场效应晶体管,其包括漏极、源极和栅极,且所述漏极、源极和栅极设于同侧。
本实用新型中漏极、源极和栅极设于同侧,将漏端从芯片背面引到芯片正面,从而满足在芯片正面打线接触的封装要求。
本实用新型包括一基片10及设于所述基片一侧的外延层20,且所述外延层20的另一侧依次还设有一介质层50。
本实用新型还包括一漏极通孔131,其内部淀设有第一金属80,且所述漏极通孔131设于所述外延层20及介质层50内,且所述第一金属80与所述基片10接触,所述漏极通孔131内填设有一第一金属80。
本实用新型的外延层20内设有注入沟道区111,且所述沟道区111通过所述外延层20 杂质注入形成。还包括若干沟槽23,且所述沟槽23设于所述注入沟道区111内,且所述沟槽23的底部设于所述外延层20内,所述沟槽23内设有栅氧层30及多晶硅层40,且所述沟槽23的底部及侧壁上淀设有栅氧层30,所述多晶硅层40将所述沟槽内部填满。还包括一注入源区121,且所述注入源区121设于所述注入沟道区111内。
本实用新型包括若干源极接触孔122,其内部淀设有第一金属,且所述源极接触孔穿过所述介质层50,且中间的所述漏极接触孔穿过所述注入源区121,且所述源极接触孔122的底部设有注入接触区,所述注入接触区设于所述注入沟道区内。还包括一栅极接触孔111,其内部淀设有第一金属,且所述栅极接触孔穿过所述介质层50,且所述栅极接触孔设于一边缘沟槽的多晶硅内部。
本实用新型还包括一第二金属90,且所述第二金属90设于所述介质层50的一侧,且所述第二金属90与第一金属80接触,且所述第二金属90与设于所述漏极通孔内的第一金属80接触形成漏极,且所述第二金属90与设于注入沟道区内的第一金属80接触形成源极;所述第二金属与设于所述栅极接触孔内的第一金属形成栅极。
本实用新型还包括一钝化层100,其淀积于介质层50上,且将第二金属90隔开,且钝化层材料为氧化硅、氮化硅或其复合材料制成,对芯片表面形成保护,进行光刻、刻蚀,将第二层金属表面的钝化层去除,留出封装打线接触的栅极引出孔110、源极引出孔120和漏极引出孔130。
本实用新型还公开了一种MOSFET的制备方法,包括以下步骤:在掩蔽层的掩蔽下对外延层进行沟槽刻蚀,形成沟槽;淀积栅氧和多晶硅;刻蚀掉多余的多晶硅,使多晶硅表面与源区表面相平,沟槽内的多晶硅保留;沟道注入区光刻、注入,去除光刻胶,并进行退火;进行源区光刻、注入,去除光刻胶,并进行退火,激活杂质;淀积介质层,再淀积一层掩蔽层,进行漏区通孔光刻和掩蔽层刻蚀,将漏区通孔位置上的掩蔽层刻蚀掉;漏区通孔刻蚀;进行接触孔注入,并淀积第一层金属,填充源区接触孔和漏区通孔,金属材料为钨;去除硅片表面多余的第一层金属,保留源区接触孔和漏区通孔内的第一层金属;淀积第二层金属,并进行光刻、刻蚀,形成MOSFET引出电极,第二层金属材料为铝硅合金或者铝硅铜合金。
本实用新型的场效应晶体管制备方法具体包括以下步骤:
在基片10的一侧生长一外延层20,其结构如图2所示,该基片10和外延层20构成符合MOSFET的特性需求的外延圆片,该外延圆片的基片10为低电阻率基片,且外延层20为特定电阻率外延层。
在外延层20的一侧淀积一掩蔽层21,其结构如图3所示,进而在掩蔽层21的另一侧淀积一光刻胶层22,进行沟槽光刻,并对掩蔽层21进行刻蚀,刻蚀出沟槽刻蚀窗口211,其结构如图4所示。
去除光刻胶层22,进行沟槽刻蚀,在掩蔽层21的掩蔽作用下形成沟槽23,其结构如图5所示。
去除掩蔽层,进行牺牲氧化,并去掉氧化层,在外延层20的表面及沟槽23内的上淀积生长栅氧层30,在栅氧层30上淀积一多晶硅层40,且多晶硅将沟槽23填满,其结构如图6所示,且本实用新型中多晶硅层重掺杂多晶硅形成,因而可以降低电阻率。
将多晶硅层40部分刻蚀掉,使多晶硅层40的表面与外延层20表面相平,即源区表面的多晶硅被刻蚀掉,但沟槽内的多晶硅保留,形成MOSFET的栅极;进行沟道注入区光刻、注入,去除光刻胶,并进行退火,得到的沟道区杂质分布,得到沟道区111;进行源区光刻、注入,去除光刻胶,并进行退火,激活杂质,得到注入源区121;淀积介质层50,该介质层50的材料为磷硅玻璃,并进行平坦化,其结构如图7所示。
介质层50淀积,淀积掩蔽层60,淀积一层掩蔽层60,掩蔽层60材料为氮化硅,进行漏区通孔光刻和掩蔽层刻蚀,将漏区通孔131位置上的第掩蔽层60刻蚀掉,其结构如图8所示。
进行漏区通孔131刻蚀,漏区通孔131的位置需要在沟道区之外,并与沟道区间隔足够的距离,防止通孔结构影响器件耐压,其结构如图9所示。
去除掩蔽层60,并在进外侧设有光刻胶70,进行接触孔112、122、132光刻,刻蚀,得到接触孔112、122、132,其结构如图10所示。
去除光刻胶70,进行接触孔112、122、132注入,得到接触孔注入层72,淀积第一金属80,其结构如图11所示,且本实用新型中第一金属的材质为钨。
对第一金属80进行化学机械抛光,将接触孔外72的第一金属80去除,其结构如图13所示。
淀积第二金属90,并进行光刻,刻蚀,淀积第二层金属,并进行光刻、刻蚀,形成MOSFET引出电极,第二层金属层的材质为铝硅合金或者铝硅铜合金,其结构如图13所示。
钝化层淀积及引出孔光刻、刻蚀。淀积钝化层,钝化层材料为氧化硅、氮化硅或其复合材料制成,对芯片表面形成保护,进行光刻、刻蚀,将第二层金属表面的钝化层去除,留出封装打线接触的引出孔,得到本实用新型如图1所示的结构。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。
Claims (8)
1.一种MOSFET,其特征在于,包括漏极、源极和栅极,且所述漏极、源极和栅极设于同侧,还包括一基片及设于所述基片一侧的外延层,且所述外延层的另一侧设有一介质层。
2.根据权利要求1所述的MOSFET,其特征在于,还包括一漏极通孔,其内部淀设有第一金属,且所述漏极通孔设于所述外延层及介质层内,且所述第一金属与所述基片接触。
3.根据权利要求1至2中任意一项所述的MOSFET,其特征在于,所述外延层内设有注入沟道区,且所述沟道区通过所述外延层杂质注入形成。
4.根据权利要求3所述的MOSFET,其特征在于,还包括若干沟槽,且所述沟槽设于所述注入沟道区内,且所述沟槽的底部设于所述外延层内,所述沟槽内设有栅氧层及多晶硅层,且所述沟槽的底部及侧壁上淀设有栅氧层,所述多晶硅层将所述沟槽内部填满。
5.根据权利要求3所述的MOSFET,其特征在于,还包括一注入源区,且所述注入源区设于所述注入沟道区内。
6.根据权利要求5所述的MOSFET,其特征在于,还包括若干源极接触孔,其内部淀设有第一金属,且所述源极接触孔穿过所述介质层,且中间的所述漏极接触孔穿过所述注入源区,且所述源极接触孔的底部设有注入接触区,所述注入接触区设于所述注入沟道区内。
7.根据权利要求6所述的MOSFET,其特征在于,还包括一栅极接触孔,其内部淀设有第一金属,且所述栅极接触孔穿过所述介质层,且所述栅极接触孔设于一边缘沟槽的多晶硅内部。
8.根据权利要求7所述的MOSFET,其特征在于,还包括一第二金属,且所述第二金属设于所述介质层的一侧,且所述第二金属与第一金属接触,且所述第二金属与设于所述漏极通孔内的第一金属接触形成漏极,且所述第二金属与设于注入沟道区内的第一金属接触形成源极;所述第二金属与设于所述栅极接触孔内的第一金属形成栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620373039.2U CN205900550U (zh) | 2016-04-28 | 2016-04-28 | 一种mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620373039.2U CN205900550U (zh) | 2016-04-28 | 2016-04-28 | 一种mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205900550U true CN205900550U (zh) | 2017-01-18 |
Family
ID=57765517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620373039.2U Active CN205900550U (zh) | 2016-04-28 | 2016-04-28 | 一种mosfet |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205900550U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105932061A (zh) * | 2016-04-28 | 2016-09-07 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
-
2016
- 2016-04-28 CN CN201620373039.2U patent/CN205900550U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105932061A (zh) * | 2016-04-28 | 2016-09-07 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106057674A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
CN105895516B (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
CN105551964B (zh) | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 | |
CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
CN105762176A (zh) | 碳化硅mosfet器件及其制作方法 | |
CN105914234A (zh) | 分离栅功率mos管结构及制作方法 | |
CN108962989B (zh) | 一种沟槽型mos器件及其制造方法 | |
CN106206322B (zh) | 自对准低压超结mosfet的制造方法 | |
CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
CN208819886U (zh) | 一种超结igbt器件结构 | |
CN106057883A (zh) | 一种高迁移率晶体管的制作方法 | |
CN105514022A (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
CN108010847A (zh) | 屏蔽栅沟槽mosfet及其制造方法 | |
CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
CN205900550U (zh) | 一种mosfet | |
CN106684126A (zh) | 一种沟槽型晶体管器件结构及制作方法 | |
CN203910798U (zh) | 一种u形沟道的半浮栅存储器 | |
CN205900549U (zh) | 一种mosfet | |
CN105762193A (zh) | 一种mosfet及其制备方法 | |
CN105845735A (zh) | 一种mosfet及其制备方法 | |
CN107578999A (zh) | 栅极区域图形化的高电子迁移率晶体管器件及制作方法 | |
CN107492486A (zh) | 沟槽型双层栅mos介质层的工艺方法 | |
CN107452787A (zh) | 沟槽栅极引出结构及其制造方法 | |
CN105870172A (zh) | 一种mosfet及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |