CN104347373B - 横向双扩散金属氧化物半导体晶体管的制造方法 - Google Patents
横向双扩散金属氧化物半导体晶体管的制造方法 Download PDFInfo
- Publication number
- CN104347373B CN104347373B CN201310325638.8A CN201310325638A CN104347373B CN 104347373 B CN104347373 B CN 104347373B CN 201310325638 A CN201310325638 A CN 201310325638A CN 104347373 B CN104347373 B CN 104347373B
- Authority
- CN
- China
- Prior art keywords
- grid
- resistance
- barrier layer
- manufacture method
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 230000008569 process Effects 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 claims description 5
- 210000004483 pasc Anatomy 0.000 claims description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000227 grinding Methods 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000005265 energy consumption Methods 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 5
- 239000010936 titanium Substances 0.000 description 18
- 229910004339 Ti-Si Inorganic materials 0.000 description 6
- 229910010978 Ti—Si Inorganic materials 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005234 chemical deposition Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体器件技术领域，公开了一种横向双扩散金属氧化物半导体晶体管的制造方法，该方法通过研磨栅极上方的阻挡层，直至露出栅极的方式，可以直接在阻挡层上形成栅极所在区域的图案，使得在栅极上形成低电阻区时不需要对栅极所在的区域进行对准，也就不存在光刻工艺中的对准偏差问题，满足半导体工艺的更小线宽和最低能耗需求。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种横向双扩散金属氧化物半导体晶体管的制造方法。
背景技术
射频横向双扩散金属氧化物半导体晶体管（lateral double-diffused MOS，简称“LDMOS”）应用于手机基站、广播电视和雷达等领域。不同于其它的功率MOS管，射频LDMOS由于其射频特性，所以对栅电阻的要求极其高，要求栅电阻尽可能的小。为了减小栅电阻，必须采用栅极低阻化工艺。一般都是通过在栅极所在区域的上方形成金属硅化物（栅电阻为金属硅化物电阻与栅极电阻的并联电阻，而金属硅化物电阻率很低，约为7-10Ω·m），来达到降低栅电阻的目的。目前制作金属硅化物的比较可行的材料有Ti（钛），Co（钴），Ni（镍），以Ti为例，结合图1所示，现有的涉及到栅极低阻化工艺的主要工艺步骤如下：
第一步，在衬底1上形成绝缘层2；
第二步，在绝缘层2上形成栅极3，栅极3一般由多晶硅层制成；
第三步，在栅极3沉积一层阻挡层，一般是用化学气相沉积方式沉积一层氧化层；
第四步，用光刻和刻蚀工艺将栅极3所在区域上方的阻挡层刻蚀掉；
第五步，沉积Ti金属层，通过快速退火工艺在栅极3上生成一层电阻较低的Ti-Si（钛-硅）化合物区6；
第六步，去除剩余的金属Ti。
第七步，通过快速热退火工艺使Ti-Si（钛-硅）化合物转相，形成电阻更低的Ti-Si（钛-硅）化合物。
上述的工艺方法中的第四步，由于需要通过光刻版在阻挡层上形成栅极所在区域的图案，所以存在对准偏差的问题。在半导体工艺追求更小线宽和更低能耗的趋势下，这个偏差会随着多晶硅栅线条的变窄而越来越不能忽视。
发明内容
鉴于上述技术问题，本发明提供一种横向双扩散金属氧化物半导体晶体管的制造方法。
本发明的技术方案是这样实现的：
一种横向双扩散金属氧化物半导体晶体管的制造方法，包括在衬底上形成绝缘层的步骤，还包括以下步骤：
在所述绝缘层上形成栅极；
在栅极上形成阻挡层；
研磨所述阻挡层至露出栅极；
在栅极上形成电阻区，所述电阻区位于栅极所在区域的上方，且所述电阻区的阻值小于栅极的阻值；
去除所述阻挡层。
本发明提供的所述技术方案通过研磨栅极上方的阻挡层，直至露出栅极的方式，可以直接在阻挡层上形成栅极所在区域的图案，使得在栅极上形成低电阻区时不需要对栅极所在的区域进行对准，也就不存在通过光刻工艺在阻挡层上形成栅极所在区域的图案的对准偏差问题，满足半导体工艺的更小线宽和最低能耗需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示现有技术中LDMOS栅极的结构示意图；
图2-图8表示本发明实施例中LDMOS栅极的制造流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
射频横向双扩散金属氧化物半导体晶体管（以下简称“LDMOS”）由于其射频特性，对栅电阻的要求极高，要求栅电阻尽可能的小。为此，在LDMOS的制造过程中，通过在栅极上形成低电阻区的方式，使得栅电阻为低电阻区电阻与栅极电阻的并联电阻，来达到降低栅电阻的目的，用以满足LDMOS的射频特性要求。且栅极电阻一定的情况下，栅电阻与低电阻区电阻呈正比，即：低电阻区的电阻越小，LDMOS的栅电阻越小。
本发明即提供一种LDMOS的制造方法，用以在其栅极上形成低电阻区来降低栅电阻。该制造方法包括在衬底1上形成绝缘层2的步骤。结合图2所示，具体可以通过化学沉积、溅射或涂覆工艺在衬底1上形成绝缘层2。绝缘层2的材料通常为氧化物，如：二氧化硅、氮氧化硅或两者的结合。衬底1作为LDMOS的基极，其采用P型或N型硅半导体材料。该制造方法还包括以下步骤：
步骤100、在绝缘层2上形成栅极3，如图2所示；
步骤101、在栅极3上形成阻挡层4，如图3所示；
步骤102、研磨阻挡层4至露出栅极3，如图4所示；
步骤103、在栅极3上形成电阻区6，结合图5-图7所示，其中，电阻区6位于栅极3所在区域的上方，且电阻区6的阻值小于栅极3的阻值；
步骤104、去除阻挡层4，如图8所示。
通过研磨栅极上方的阻挡层，直至露出栅极的方式，可以直接在阻挡层上形成栅极所在区域的图案，使得在栅极上形成低电阻区时不需要对栅极所在的区域进行对准，也就不存在通过光刻工艺在阻挡层上形成栅极所在区域的图案的对准偏差问题，满足半导体工艺的更小线宽和最低能耗需求。
本实施例中优选通过化学机械研磨工艺研磨阻挡层4至露出栅极3，因为化学机械研磨工艺综合了化学研磨和机械研磨的优势，可以在保证材料去除效率的同时，获得较完美的表面，得到的平整度比单纯使用这两种研磨工艺进行研磨得到的平整度要高出1-2个数量级，并且可以实现纳米级到原子级的表面粗糙度。
其中，步骤100中的栅极3一般由金属层或多晶硅层制成。具体的，结合图2所示，首先，通过化学沉积、溅射或涂覆工艺在绝缘层2上形成金属层或多晶硅层（图中未示出）；之后，在金属层或多晶硅层上旋转涂覆光刻胶，利用掩模版对光刻胶进行曝光，显影，使得光刻胶形成保留区域和不保留区域，其中，光刻胶保留区域对应栅极3所在的区域；然后，刻蚀掉光刻胶不保留区域下方的金属层或多晶硅层；最后，剥离剩余的光刻胶，形成栅极3。
如图3所示，步骤101中可以通过化学沉积方法在栅极3上沉积一层厚的阻挡层4，其厚度为栅极3厚度的2-3倍为宜，保证栅极3所在区域的上方具有一定厚度的阻挡层4，为后续阻挡层4的研磨提供足够的研磨余量，保证研磨表面的质量。其中，阻挡层4的材质可以为氧化层。
步骤103中，对于由多晶硅层制成的栅极，一般是通过在栅极上形成金属层，然后再利用快速热退火工艺使金属与多晶硅反应生成金属硅化物的方式来形成低电阻区。目前，通过快速热退火工艺使金属与多晶硅反应生成金属硅化物的比较可行的金属材料有钛（Ti），钴（Co），镍（Ni）。下面以金属Ti为例来具体说明低电阻区的形成过程，具体包括以下步骤：
如图5所示，首先在栅极3上形成Ti金属层5，其中，Ti金属层5的厚度在之间，可以保证后续快速热退火工艺中金属Ti与多晶硅的充分反应；
然后通过第一快速热退火工艺使金属Ti与多晶硅反应生成钛硅（Ti-Si）化合物，形成低电阻区6，如图6所示。并控制第一快速热退火工艺的温度为650～750度，时间为20～40秒，使得金属Ti可以与多晶硅充分反应，生成Ti-Si化合物。而在此温度范围内，金属Ti又不至于和阻挡层4发生反应；
最后，去除剩余的金属Ti，如图7所示。
具体可以采用湿法清洗工艺去除剩余的金属Ti，其中，湿法清洗的药液可以选择硫酸和双氧水的混合液或氨水和双氧水的混合液，只会溶解金属Ti，而不会溶解Ti-Si化合物。需要说明的是，这里并不是对湿法清洗的药液进行限定，只是举例说明。
当金属层5为其他金属时，其与多晶硅反应生金属硅化物的具体过程与金属Ti一样，在此不再赘述。
在栅极栅极3上形成电阻区6之后，为了便于后续制作工艺，需要去除阻挡层4，优选通过干刻法刻蚀掉阻挡层4。
进一步地，本实施例中还可以通过第二快速热退火工艺使金属硅化物转相，使电阻区的电阻率更低，进一步降低栅电阻。并控制第二快速热退火工艺的温度为800-900度，时间为20～40秒。
本发明所提供的横向双扩散金属氧化物半导体晶体管的制造方法通过研磨栅极上方的阻挡层，直至露出栅极的方式，可以直接在阻挡层上形成栅极所在区域的图案，使得在栅极上形成低电阻区时不需要对栅极所在的区域进行对准，也就不存在通过光刻工艺在阻挡层上形成栅极所在区域的对准偏差问题，满足半导体工艺的更小线宽和最低能耗需求。
本领域普通技术人员可以理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种横向双扩散金属氧化物半导体晶体管的制造方法，包括在衬底上形成绝缘层的步骤，其特征在于，还包括以下步骤：
在所述绝缘层上形成栅极；
在栅极上形成阻挡层，所述阻挡层覆盖所述栅极；
研磨所述阻挡层至露出栅极，所述阻挡层的顶面与所述栅极的顶面齐平；
在栅极上形成电阻区，所述电阻区位于栅极所在区域的上方，且所述电阻区的阻值小于栅极的阻值；
去除所述阻挡层；
所述栅极由多晶硅层制成；
所述在栅极上形成电阻区的步骤包括：
在栅极上形成金属层；
通过第一快速热退火工艺使金属与多晶硅反应生成金属硅化物，形成低电阻区；
去除剩余的金属；
所述第一快速热退火工艺的温度为650～750度，时间为20～40秒。
2.根据权利要求1所述的制造方法，其特征在于，通过湿法清洗工艺去除剩余的金属。
3.根据权利要求2所述的制造方法，其特征在于，湿法清洗的药液包括硫酸和双氧水的混合液或氨水和双氧水的混合液。
4.根据权利要求1所述的制造方法，其特征在于，还包括：
通过第二快速热退火工艺使金属硅化物转相。
5.根据权利要求4所述的制造方法，其特征在于，所述第二快速热退火工艺的温度为800-900度，时间为20～40秒。
6.根据权利要求1所述的制造方法，其特征在于，所述金属层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310325638.8A CN104347373B (zh) | 2013-07-30 | 2013-07-30 | 横向双扩散金属氧化物半导体晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310325638.8A CN104347373B (zh) | 2013-07-30 | 2013-07-30 | 横向双扩散金属氧化物半导体晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347373A CN104347373A (zh) | 2015-02-11 |
| CN104347373B true CN104347373B (zh) | 2018-03-13 |
Family
ID=52502752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310325638.8A Active CN104347373B (zh) | 2013-07-30 | 2013-07-30 | 横向双扩散金属氧化物半导体晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347373B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107086246B (zh) * | 2017-02-28 | 2020-05-22 | 中国电子科技集团公司第五十五研究所 | 一种射频ldmos的薄栅结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483153A (zh) * | 2008-01-07 | 2009-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种可优化工艺的半导体器件制造方法 |
| CN102543695A (zh) * | 2010-10-12 | 2012-07-04 | 上海华虹Nec电子有限公司 | Rfldmos器件中自对准低电阻栅极的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120205727A1 (en) * | 2011-02-11 | 2012-08-16 | International Business Machines Corporation | Semiconductor device including multiple metal semiconductor alloy region and a gate structure covered by a continuous encapsulating layer |
-
2013
- 2013-07-30 CN CN201310325638.8A patent/CN104347373B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483153A (zh) * | 2008-01-07 | 2009-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种可优化工艺的半导体器件制造方法 |
| CN102543695A (zh) * | 2010-10-12 | 2012-07-04 | 上海华虹Nec电子有限公司 | Rfldmos器件中自对准低电阻栅极的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347373A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102938378B (zh) | 半导体器件制造方法 | |
| TWI224862B (en) | Schottky barrier transistor and method of manufacturing the same | |
| TWI474487B (zh) | 氧化物半導體薄膜電晶體結構與其製作方法 | |
| CN105575790A (zh) | 镍金属硅化物的制备方法 | |
| CN109728096B (zh) | 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法 | |
| CN104347373B (zh) | 横向双扩散金属氧化物半导体晶体管的制造方法 | |
| CN103839791A (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| CN107919395A (zh) | 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法 | |
| CN102315129B (zh) | 一种垂直硅纳米线场效应晶体管的制备方法 | |
| CN101807597B (zh) | 一种自对准亚微米栅结构及其制作方法 | |
| CN101483153B (zh) | 一种可优化工艺的半导体器件制造方法 | |
| CN102054697A (zh) | 半导体器件的器件层制作方法 | |
| CN105097477A (zh) | 一种镍硅化物的制作方法 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN101950722B (zh) | 利用双层多晶硅器件结构自对准制备微波功率器件的方法 | |
| CN104347374A (zh) | 半导体器件制造方法 | |
| CN106328523B (zh) | 射频横向双扩散mos器件的制作方法 | |
| CN104282569A (zh) | Rfldmos的制作工艺方法 | |
| CN106356304A (zh) | 半导体制作工艺 | |
| CN101404252A (zh) | 全硅化物金属栅电极制造工艺 | |
| CN106887386A (zh) | 准分子激光退火制备桥式沟道多晶硅薄膜的方法 | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
| CN102403234B (zh) | 利用自对准技术制备具有高k金属栅的鳍形场效应晶体管的方法 | |
| CN106298767B (zh) | 具有静电释放保护二极管的半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |