CN101950722B - 利用双层多晶硅器件结构自对准制备微波功率器件的方法 - Google Patents
利用双层多晶硅器件结构自对准制备微波功率器件的方法 Download PDFInfo
- Publication number
- CN101950722B CN101950722B CN2010102439937A CN201010243993A CN101950722B CN 101950722 B CN101950722 B CN 101950722B CN 2010102439937 A CN2010102439937 A CN 2010102439937A CN 201010243993 A CN201010243993 A CN 201010243993A CN 101950722 B CN101950722 B CN 101950722B
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- polysilicon
- silicon
- microwave power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公布了一种利用双层多晶硅器件结构自对准制备微波功率器件的方法。该方法采用了深槽隔离技术与非均匀热设计,实现了多子胞结构,利用外基区复合版进行光刻,垂直刻蚀氧化硅介质层和外基极多晶硅,获得长度等比例变化的外基区窗口,在外基区窗口中自对准形成可调制发射极长度的复合L型侧墙。利用发射极多晶硅复合版进行光刻,自对准垂直刻蚀发射极多晶硅和介质层,结合有选择性的侧墙保护技术,在深亚微米尺度下自对准实现低薄膜电阻率的多晶硅难熔金属镍硅化物,既可避免两种多晶硅引线短路连接,又能减少互连引线的寄生成分在亚微米、深亚微米图形尺度下对微波功率器件特性提升的制约,从而改善微波器件的整体性能及其微波性能。
Description
技术领域
本发明属于一种功率半导体器件的制备方法,具体涉及一种利用双层多晶硅器件结构自对准制备微波功率器件的方法。
背景技术
硅微波脉冲功率晶体管因其具有输出功率大、可靠性好等特点,已成为S波段以下波段导航设备、相控阵雷达的关键部件。传统的硅双极微波大功率晶体管的制造一直延袭常规的非自对准平面双极晶体管结构,但对于这种常规平面结构而言,存在以下几个的缺点:发射极与发射区,基极电极与基区都是直接接触;基极和发射极的隔离仍然是完全通过光刻图形来实现的。这实际上无形地增加了器件的面积,增大了寄生的基极电阻RB和集电极电容Cc,微波功率器件的频率特性因此被退化,器件单位面积的功率密度也被降低,从而限制了器件的微波功率输出进一步提升。为解决常规的平面双极微波功率晶体管结构存在的问题,Sunohara Y等人首次把多晶硅技术和自对准技术相结合,率先设计出梳状结构的T型多晶硅微波功率管,但是T型结构的微波功率管存在两个问题。当发射极条数增加时,因难以准确控制自对准地垂直蒸发形成基极和发射极的金属接触,造成器件很容易出现短路现象,器件的可靠性因此大大折扣。其次,基极引线开在有源区中,器件的非本征基区面积较大,这是不利于器件获得更大功率输出的另一个重要原因。
发明内容
本发明目的是针对现有技术存在的缺陷提供一种可提高微波功率输出特性和降低器件结温,又能满足功率器件一致均匀性、可靠性、使用寿命等指标要求的有双层多晶硅器件结构的微波S波段功率管及其制备方法。
本发明为实现上述目的,采用如下技术方案:利用双层多晶硅器件结构自对准制备微波功率器件的方法,其特征在于所述方法如下:
双外延层硅片、经光刻、各向异性刻蚀、湿法腐蚀、热生长绝缘氧化层,在绝缘氧化层内沉积未掺杂多晶硅,经平坦化工艺后形成多子胞布局的U型深槽结构;对深槽隔离结构包围的区域进行硼离子注入,其中电阻注入区的注入条件为:注入BF2,能量70±5Kev,剂量5E15±1E14cm-2并叠加了后续有源基区的注入;有源区的注入条件为:浓硼B,能量40±5Kev,剂量3E13~1E14cm-2,获得微波功率器件的串联镇流电阻注入区和有源基区,在有源基区和场氧上先后放置P型掺杂多晶硅和介质隔离层,分别利用等离子刻蚀RIE和ICP设备各向异性刻蚀介质隔离层和P型掺杂多晶硅,形成长度等比例变化的外基区窗口阵列,在外基区窗口中设置可调制发射极长度的复合SiO2/Si3N4 L型侧墙结构,然后在外基区窗口放置N型掺杂的发射极多晶硅,以发射极多晶硅光刻图形为掩蔽,利用等离子刻蚀ICP和RIE垂直刻蚀发射极多晶硅和介质隔离层,热退火形成发射区,在发射极多晶硅侧壁周围放置侧墙结构,并自对准形成薄膜的镍铂硅化物薄膜,以金属接触引线孔图形作为掩蔽,对沉积的氧化层进行各项异性刻蚀形成金属接触引线孔,分别依次溅射Ti、TiN、WN、W、Au、Ti构成多层金属系统,去除接触孔中的表层金属Ti层并清洗后,并用电镀的基极金属引线)和发射极金属引线覆盖,以电镀金属引线光刻版的反版为掩蔽,先湿法腐蚀接触孔以外的Ti和Au两层金属,然后用RIE干法刻蚀剩余的W、WN、TiN和Ti,金属放置于硅片背面作为器件的集电极引线。
优选地,深槽隔离的具体工艺过程包括以下步骤:
1)利用Stepper步进光刻机,光刻出线宽为0.8~1.0um且拐角呈圆弧的多子胞深槽图形;
2)以光刻胶和氧化层作为刻蚀掩蔽层,采用RIE离子刻蚀设备刻蚀已被曝光的深槽图形,直至刻蚀至硅表面;
3)采用感应耦合等离子刻蚀技术(ICP),采用两步ICP刻蚀,形成U型深槽结构,两步ICP刻蚀条件如下:
第一次,气体流量:SF6/O2/C4F8=130/19.5/100sccm,气压:15mTorr,离子源功率:600W,偏压源功率:13W,时间:3min;
第二次,气体流量:SF6/C4F8=40/90sccm,气压:15mTorr,离子源功率:800W,偏压源功率:8W,时间:1.5min;
4)湿法腐蚀消除U型深槽结构槽壁上刻蚀产生的以particle为主的面缺陷(上述缺陷起因是以一定能量的ICP等离子刻蚀硅表面,对侧壁和槽底的硅表面造成不同程度的损失,在槽内壁表层一定深度内产生晶格失配的硅原子,故厚度为30~40nm的该薄硅层提供了可吸附电荷的悬挂键。),U型深槽结构的槽宽0.8~1um,腐蚀液摩尔配比HF∶HNO3∶H2O=1∶(120~150)∶(60~70),环境温度控制在21~23℃之间;
5)高温生长致密的氧化硅,作为掩蔽绝缘氧化层;
6)在U型深槽结构里面设置非掺杂多晶硅;
7)采用平坦化技术,去除整个硅片表面的非掺杂多晶硅,实现等平面结构;
8)腐蚀掩蔽层至脱水;
9)设置氧化层覆盖U型深槽结构,形成器件的串联镇流电阻注入区和器件有源区。
优选地,所述采用RIE刻蚀氧化硅和ICP刻蚀浓硼多晶硅,过刻30~40nm。
优选地,所述制备SiO2/SiN复合L侧墙的工艺包括以下步骤:
a)淀积氧化层SiO2,保证外基区侧壁与底部的氧化层厚度比为3∶1;
b)先后淀积氮化硅Si3N4和二氧化硅层SiO2;
c)采用炉退火致密工艺,致密SiO2、Si3N4和SiO2构成的复合介质层;
d)自对准刻蚀SiO2、Si3N4和SiO2,保留Si3N4上方的氧化层的厚度为10±5nm;
e)BHF腐蚀液腐蚀热氧化硅,形成EB结的复合SiO2/Si3N4 L型侧墙。
优选地,所述镍铂硅化物薄膜Ni(Pt)Si,从600℃~800℃温度范围内,其薄膜电阻率在1~2.2Ω/□以内。
优选地,所述每个外基区窗口的长度为等比例变化,相邻外基区长度(L1-L2)/L1比例为1/2~2/3。
本发明具有如下优点:
1)本发明充分发挥双层多晶硅发射极器件具有高电流增益的特性,利用外基区多晶硅作为互连引线,大大压缩功率器件面积和有源区的面积,以提升器件在微波频段工作时的功率输出特性。
2)本发明采用深槽隔离技术,替代传统保护环工艺,获得了器件的等平面结构,能在满足器件击穿电压指标的前提下,提高功率器件的集成度,并与双层多晶硅器件特性相结合,在水平方向上实现多子胞结构的微波功率器件。
3)本发明采用诸多的自对准一体化工艺,包括了外基区刻蚀、复合SiO2/Si3N4 L型侧墙、发射极多晶硅刻蚀、自对准镍铂硅化物,利用一次光刻转移相应的图形至硅片上,避免两次光刻引入的套准偏差,能有效地减小器件本征区以外的寄生电容和寄生电阻成分。
4)本发明考虑了深亚微米尺度下线宽效应对硅化物薄膜电阻的影响,针对镍硅化物薄膜热稳定性差的问题,采用掺入少量难熔金属铂(Pt),将低阻相NiSi转换成高阻相NiSi2的温度上限从750℃提高到850℃,且其薄膜电阻率可在1~2.2Ω/□以内。
5)本发明采用三维空间的热学设计,在器件纵向(Y轴)等比例设计(L1-L2)/L1:1/2~2/3的外基极窗口长度,减小器件在此方向的温度梯度,获得较为平缓的温度变化。在器件横向(X轴)利用导热率低的深槽隔离结构,削弱子胞与子胞之间的热电耦合,从而在两个方向降低器件工作的结温。
附图说明
图1是深槽刻蚀示意图;
图2是深槽隔离结构的整体示意图;
图3是微波功率器件的局部版图结构;
图4是复合L型侧墙示意图;
图5是复合L型侧墙整体形貌示意图;
图6是本发明剖面示意图。
具体实施方式
下面将结合附图详细阐述本发明双层多晶硅发射极结构的微波功率器件制备方法:
如图1所示,本发明一种利用自对准技术制备具有双层多晶硅器件结构的微波功率器件,其特征在于包括双外延层硅片1、经光刻、各项异性刻蚀、湿法腐蚀消除缺陷等工艺后,热生长绝缘氧化层4,沉积未掺杂多晶硅5和平坦化工艺,形成深槽隔离结构;对深槽包围的区域进行硼离子注入,获得器件的串联镇流电阻注入区6和有源基区7,在有源基区7和场氧8上先后放置P型掺杂多晶硅9和介质隔离层10,分别利用等离子刻蚀RIE和ICP等设备各向异性刻蚀介质隔离层10和P型掺杂多晶硅9,设置外基区窗口阵列,在外基区窗口里设置复合SiO2层11/Si3N4层12的L型侧墙结构,然后在外基区窗口中放置N型掺杂的发射极多晶硅,以发射极多晶硅光刻图形为掩蔽,利用等离子刻蚀ICP和RIE垂直刻蚀发射极多晶硅14和介质隔离层10,设定快速热退火参数形成发射区16,在发射极多晶硅侧壁周围放置侧墙结构17,并自对准在器件接触表面和互连线上形成薄膜电阻率低的镍铂硅化物薄膜18,以金属接触引线孔图形作为掩蔽,对沉积的氧化层19进行各项异性刻蚀形成金属接触引线孔,在金属引线孔设置Ti/TiN/WN/W/Au/Ti多层金属系统20,除去顶层金属层Ti和表面清洗,并用电镀的基极金属引线21和发射极金属引线22覆盖,去除接触孔以外的Ti/TiN/WN/W/Au/Ti多层金属系统。金属23放置于硅片背面作为器件的集电极引线。
本发明方法根据微波功率所达到的性能指标,采用双层多晶硅发射极器件结构和深槽隔离结构来研制多子胞布局的微波功率器件。选取n/n+/n+硅双外延片,以氧化硅和光刻胶作为刻蚀深槽的掩蔽层,用RIE和ICP等离子设备各向异性刻蚀氧化层和硅表面,优化ICP刻蚀参数,获得侧壁垂直且底部圆滑的深槽结构,利用湿法腐蚀方法消除槽壁的缺陷,深槽结构以热氧化层为绝缘隔离层,并用未掺杂多晶硅加以填充,平坦化获得等平面深槽结构;对深槽包围的镇流电阻区域和器件基区区域分别注入不同能量、剂量的P型杂质,利用沉积场氧和致密场氧的高温过程,激活注入的P型杂质原子;淀积外基极多晶硅、二氧化硅介质层并优化两者的台阶厚度,淀积的外基极多晶硅注入高浓度P型杂质以降低外基极引线电阻,淀积的二氧化硅介质层用来隔离外基极多晶硅和发射极多晶硅,先后采用RIE和ICP各向异性精确刻蚀二氧化硅介质层和外基极多晶硅层,保证完全暴露外基极窗口和防止P型基区浓度的过多损失,并用少剂量P型杂质进行补偿注入;对由差值氧化生成的二氧化硅SiO2介质层、低温淀积的氮化硅Si3N4介质层、二氧化硅SiO2复合介质层致密后,并用自对准干法刻蚀和湿法腐蚀,获得可控制发射极长度的复合SiO2/Si3N4 L型侧墙结构;淀积厚度适度的发射极多晶硅并离子注入N型杂质,分别采用ICP和RIE自对准刻蚀发射极多晶硅和二氧化硅介质层,缩短发射极多晶硅与外基极多晶硅重叠面积;暴露镇流电阻的接触孔,淀积二氧化硅介质层并致密,用快速热退火对器件的电流增益优化,自对准干法刻蚀淀积的二氧化硅介质层,获得多晶硅发射极的外基极侧墙;自对准形成镍铂硅化物薄膜Ni(Pt)Si,利用外基极侧墙二氧化硅的选择性,防止发射极多晶硅与外基极多晶硅的短路;沉积二氧化硅介质层并打开金属引线接触孔,溅射Ti/TiN/WN/W/Au/Ti多层金属系统,屏蔽电极金属原子Au进入硅器件;利用RIE等离子刻蚀和HF腐蚀去除接触孔中的金属层Ti并清洗后,脉冲电镀发射极和基极的电极金属Au,采用湿法腐蚀去除接触孔以外的Ti/Au,然后用等离子RIE刻蚀W/WN/TiN/Ti多层金属系统;背面减薄衬底,背面溅射Ti/Ni/Au多层金属作为集电极金属。
下面结合附图详细阐述本发明利用自对准技术制备具有双层多晶硅器件结构的微波功率器件的制备方法:
1.选取n/n+/n+硅双外延片1,如图1。衬底为掺砷高浓度单晶片,电阻率ρ~3e-3Ω·cm,<111>晶向,直径4英寸。外延层为磷掺杂,下层浓度Nc’=6E16cm-3,厚度Wc’=2um,上层浓度Nc=6E15cm-3,厚度Wc=4.5um。
2.LPCVD二氧化硅,温度为720℃,二氧化硅层厚度为350±10nm;
3.光刻深槽隔离图形2;
4.RIE二氧化硅3,过刻30±5nm;
5.ICP单晶硅,采用两步ICP刻蚀,形成槽深约为6.5±0.5μm的U型深槽。两步ICP刻蚀的气体流量分别为:SF6/O2/C4F8=130/19.5/100sccm;SF6/C4F8=40/90sccm;
6.湿法腐蚀消除槽壁上的缺陷,腐蚀液摩尔配比HF∶HNO3∶H2O=1∶(120~150)∶(60~70)腐蚀液,环境温度控制在21~23℃之间。
7.热生长氧化层4,生长厚度约为250~300nm氧化硅,作为掩蔽层,如图2所示;
8.深槽填充非掺杂多晶硅5,厚度约为1.4um;
9.匀胶;
10.RIE平坦化;
11.腐蚀氧化层2至脱水,形成器件隔离的深槽结构;
12.热生长氧化层,要求二氧化硅厚度为50±5nm,保证器件有浅结的杂质分布;
13.光刻电阻孔注入区6,形成器件镇流电阻的区域,如图3所示;
14.带胶注入电阻孔注入区,注入BF2,能量70±5Kev,剂量5E15±1E14cm-2;
15.光刻内基区7;
16.内基区和电阻孔区注入,注入浓硼B,能量40±5Kev,剂量3E13~1E14cm-2;
17.LPCVD二氧化硅8,温度为720℃,厚度为700±20nm;
18.RTA 950℃/30s致密二氧化硅;
19.光刻有源区;
20.RIE二氧化硅,留氧化硅20nm;
21.缓冲腐蚀液(BHF)腐蚀氧化硅,过蚀10nm;
22.LPCVD多晶硅9,生长多晶硅厚度为280~300nm,温度610℃;
23.浓BF2注入多晶硅9,能量70±5Kev,剂量5.0E15±1E14cm-2;
24.LPCVD二氧化硅10,氧化硅厚度400±10nm,温度720℃;
25.光刻形成外基区;
26.RIE二氧化硅10,过刻20~30nm;
27.ICP浓硼多晶硅9,过刻30~40nm,既需要保证外基区窗口中无残留的多晶硅,又要避免基区浓度过多的损失;
28.B注入,能量为33Kev,剂量:1E13~3E13cm-2,用来补偿基区浓度;
29.差值生长氧化层11,氧化温度820℃,要求单晶硅表面生长30nm二氧化硅,同时在高掺杂多晶硅侧壁上生成75nm二氧化硅;
30.LPCVD氮化硅12,厚度50~60nm,温度780℃;
31.LPCVD二氧化硅13,厚度350nm,温度720℃;
32.炉退火致密复合介质层,退火条件为:820℃,N2气环境,20min;
33.RIE SiO2/Si3N4/SiO2,留厚度约为10±5nm的热氧化硅13;
34.BHF腐蚀液腐蚀热氧化硅13,此时EB结的隔离L型侧墙完全形成;
35.LPCVD多晶硅14,生长的多晶硅厚度为200~250nm;
36.砷离子注入,注入能量为120±5Kev,剂量为1E16±1E14cm-2;
37.光刻发射极多晶硅,将发射极多晶硅与外基极多晶硅的重叠区域控制在±0.5um以内;
38.ICP发射极多晶硅14;
39.RIE厚度为40nm二氧化硅10,留二氧化硅20~30nm;
40.BHF溶液腐蚀二氧化硅10,过蚀10±5nm;
41.光刻硅化物电阻孔15,如图3所示;
42.RIE场氧8,过刻10nm;
43.LPCVD二氧化硅,生长氧化硅的厚度为350nm,温度720℃,该氧化层用于形成外侧墙17;
44.炉退火致密,致密条件:820℃,N2气环境,20min;
45.调器件β,以获得较高的功率增益。采用RTA,要求:在N2气氛,1030℃~1100℃范围内,β约为20~50;
46.等离子RIE刻蚀厚度为350nm的二氧化硅17,留20~30nm;
47.BHF溶液腐蚀二氧化硅,并过蚀20~30nm;
48.在S-Gun反应溅射室,依次溅射金属Ni/Pt/Ni,厚度依次为15nm/1.5nm/15nm,每层金属厚度误差小于0.5nm;
49.设定第一次快速热退火RTA(650℃/60S),获得薄膜电子率低的Ni(Pt)Si硅化物薄膜;
50.选择腐蚀掉未反应的金属Ni和Pt;
51.设定第二次快速热退火RTA(800℃/40S),形成厚度更厚的低阻相Ni(Pt)Si硅化物薄膜;
52.LPCVD二氧化硅19,SiO2厚度为600nm,温度为720℃;
53.光刻接触孔;
54.RIE二氧化硅,要求:过刻蚀,直至清晰地暴露出发射极和基极接触窗口;
55.溅射Ti/TiN/WN/W/Au/Ti多层金属系统,避免金属Au进入器件内部;
56.光刻电镀;
57.RIE刻蚀最表面的金属Ti;
58.HF稀释溶液腐蚀剩余的金属Ti;
59.电镀前处理,HCl∶H2O=1∶5~10,漂约3min。经过此步处理,电镀出的金晶粒较细,不易起球;
60.电镀Au,氰化金钾溶液+金,镀层大于2um;
61.等离子去除光刻胶;
62.光刻电镀反版,以去除接触孔以外的多层金属;
63.HF稀释溶液腐蚀裸露的金属Ti,过腐蚀确保完全去除;
64.腐蚀EB引线电极之间厚度为50um的Au。KI+I2溶液腐蚀必须过腐蚀确保Au完全去除,才能最终避免EB电极短路;
65.RIE W/WN/TiN/Ti,并要过蚀10nm;
66.等离子去胶,然后必须用再用丙酮超声清洗;
67.背面机械磨片,硅片减薄至80~100um。越薄越有利于减小器件的热阻和集电极串联电阻,最薄可减至60um,但后续工艺加工非常困难。
68.背面溅射Ti/Ni/Au金属层23,厚度分别为100nm/300nm/200nm。
上述本发明一种利用自对准技术制备具有双层多晶硅器件结构的微波功率器件及其制备方法中,未提及的技术方案,均为本领域技术人员的公知技术,在此不做详述。
Claims (6)
1.一种利用双层多晶硅器件结构自对准制备微波功率器件的方法,其特征在于所述方法如下:
双外延层硅片(1)经光刻、各向异性刻蚀、湿法腐蚀形成深槽隔离图形,在该深槽隔离图形上热生长绝缘氧化层(4),在绝缘氧化层(4)内沉积未掺杂多晶硅(5),经平坦化工艺后形成多子胞布局的U型深槽结构;对深槽隔离结构包围的区域进行硼离子注入,获得微波功率器件的串联镇流电阻注入区(6)和有源基区(7),其中电阻注入区的注入条件为:注入BF2,能量70±5Kev,剂量5E15±1E14cm-2并叠加了后续有源基区的注入,有源基区的注入条件为:浓硼B,能量40±5Kev,剂量3E13~1E14cm-2;在有源基区(7)和形成深槽隔离图形上的场氧(8)上先后放置P型掺杂多晶硅(9)和介质隔离层(10),分别利用等离子刻蚀RIE和ICP设备各向异性刻蚀介质隔离层(10)和P型掺杂多晶硅(9),形成长度等比例变化的外基区窗口阵列,在外基区窗口中设置可调制发射极长度的复合SiO2/Si3N4/SiO2L型侧墙结构,然后在外基区窗口放置N型掺杂的发射极多晶硅(14),以发射极多晶硅光刻图形为掩蔽,利用等离子刻蚀ICP和RIE垂直刻蚀发射极多晶硅(14)和介质隔离层(10),热退火形成发射区(16),在发射极多晶硅侧壁周围放置侧墙结构(17),并自对准形成薄膜的镍铂硅化物薄膜(18),以金属接触引线孔图形作为掩蔽,对金属接触引线孔图形上沉积的氧化层(19)进行各向异性刻蚀形成金属接触引线孔,分别依次溅射Ti、TiN、WN、W、Au、Ti构成多层金属系统(20),去除金属接触引线孔中的表层金属Ti层并清洗后,再用电镀的基极金属引线(21)和发射极金属引线(22)覆盖,以电镀金属引线光刻版的反版为掩蔽,先湿法腐蚀金属接触引线孔以外的Ti和Au两层金属,然后用RIE干法刻蚀剩余的W、WN、TiN和Ti,Ti/Ni/Au金属层(23)放置于硅片背面作为器件的集电极引线。
2.根据权利要求1所述的利用双层多晶硅器件结构自对准制备微波功率器件的方法,其特征在于深槽隔离的具体工艺过程包括以下步骤:
1)利用步进光刻机,光刻出线宽为0.8~1.0um且拐角呈圆弧的多子胞深槽图形;
2)以光刻胶(2)和氧化层(3)作为刻蚀掩蔽层,采用RIE离子刻蚀设备刻蚀已被曝光的深槽图形,直至刻蚀至硅表面(1);
3)采用感应耦合等离子刻蚀技术ICP,采用两步ICP刻蚀,形成U型深槽结构,两步ICP刻蚀条件如下:
第一次,气体流量:SF6/O2/C4F8=130/19.5/100sccm,气压:15mTorr,离子源功率:600W,偏压源功率:13W,时间:3min;
第二次,气体流量:SF6/C4F8=40/90sccm,气压:15mTorr,离子源功率:800W,偏压源功率:8W,时间:1.5min;
4)湿法腐蚀消除U型深槽结构槽壁上刻蚀产生的缺陷,U型深槽结构的槽宽0.8~1um,腐蚀液摩尔配比HF∶HNO3∶H2O=1∶(120~150)∶(60~70),环境温度控制在21~23℃之间;
5)高温生长致密的氧化硅,作为掩蔽绝缘氧化层(4);
6)在U型深槽结构里面设置非掺杂多品硅(5);
7)采用平坦化技术,去除整个硅片表面的非掺杂多晶硅(5),实现等平面结构;
8)腐蚀步骤2)中的所述掩蔽层至脱水;
9)设置氧化层(8)覆盖U型深槽结构,形成器件的串联镇流电阻注入区(6)和器件有源区(7)。
3.根据权利要求1所述的利用双层多晶硅器件结构自对准制备微波功率器件的方法,其特征在于所述采用RIE刻蚀介质隔离层(10)和ICP刻蚀P型掺杂多晶硅(9),过刻30~40nm。
4.根据权利要求1所述的利用双层多晶硅器件结构自对准制备微波功率器件的方法,其特征在于所述制备复合SiO2/Si3N4/SiO2L型侧墙的工艺包括以下步骤:
a)淀积氧化层SiO2(11),保证外基区侧壁与底部的氧化层厚度比为3∶1;
b)先后淀积氮化硅Si3N4(12)和二氧化硅层SiO2(13);
c)采用炉退火致密工艺,致密SiO2(11)、Si3N4(12)和SiO2(13)构成的复合介质层;
d)自对准刻蚀SiO2(11)、Si3N4(12)和SiO2(13),保留Si3N4上方的SiO2层(13)的厚度为10±5nm;
e)BHF腐蚀液腐蚀残留的氧化硅,形成EB结的复合SiO2/Si3N4/SiO2L型侧墙。
5.根据权利要求1所述的利用双层多晶硅器件结构自对准制备微波功率器件的方法,其特征在于所述镍铂硅化物薄膜(18),将低阻相NiSi转换成高阻相NiSi2的温度上限从750℃提高到850℃,且其薄膜电阻率在1~2.2Ω/□以内。
6.根据权利要求1所述的利用双层多晶硅器件结构自对准制备微波功率器件的方法,其特征在于所述每个外基区窗口的长度为等比例变化,相邻外基区长度分别为L1和L2,(L1-L2)/L1比例为1/2~2/3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102439937A CN101950722B (zh) | 2010-08-03 | 2010-08-03 | 利用双层多晶硅器件结构自对准制备微波功率器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102439937A CN101950722B (zh) | 2010-08-03 | 2010-08-03 | 利用双层多晶硅器件结构自对准制备微波功率器件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101950722A CN101950722A (zh) | 2011-01-19 |
CN101950722B true CN101950722B (zh) | 2012-09-26 |
Family
ID=43454166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102439937A Expired - Fee Related CN101950722B (zh) | 2010-08-03 | 2010-08-03 | 利用双层多晶硅器件结构自对准制备微波功率器件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101950722B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8258545B1 (en) * | 2011-03-14 | 2012-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit including a bipolar transistor and methods of making the same |
CN103325686B (zh) * | 2013-05-17 | 2015-06-17 | 中国电子科技集团公司第十三研究所 | 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法 |
CN103915338B (zh) * | 2014-03-21 | 2016-08-31 | 中国电子科技集团公司第十三研究所 | 一种金刚石器件的制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1208963A (zh) * | 1997-06-30 | 1999-02-24 | 西门子公司 | 减少了衬底缺陷的cmos集成电路 |
CN1263637A (zh) * | 1997-07-11 | 2000-08-16 | 艾利森电话股份有限公司 | 制作用于射频的集成电路器件的工艺 |
-
2010
- 2010-08-03 CN CN2010102439937A patent/CN101950722B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1208963A (zh) * | 1997-06-30 | 1999-02-24 | 西门子公司 | 减少了衬底缺陷的cmos集成电路 |
CN1263637A (zh) * | 1997-07-11 | 2000-08-16 | 艾利森电话股份有限公司 | 制作用于射频的集成电路器件的工艺 |
Non-Patent Citations (1)
Title |
---|
李荣强等.一种适用于互补双极技术的双层多晶硅自对准PNP晶体管的设计.《重庆邮电大学学报》.2007,第19卷(第6期),670-671. * |
Also Published As
Publication number | Publication date |
---|---|
CN101950722A (zh) | 2011-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109524480B (zh) | 一种局域接触钝化的p型晶硅太阳电池及其制备方法 | |
CN102157493B (zh) | 金属塞及其制造方法 | |
CN100508208C (zh) | 抬高外基区锗硅异质结晶体管及其制备工艺 | |
CN108962977A (zh) | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 | |
CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
CN101950722B (zh) | 利用双层多晶硅器件结构自对准制备微波功率器件的方法 | |
CN103050405B (zh) | 一种dmos器件及其制作方法 | |
CN102683395B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN103730182A (zh) | 包括铌掺杂的n型SiC外延层的PIN型同位素核电池的制造方法 | |
CN109659362A (zh) | 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法 | |
CN105448713B (zh) | 一种真空空洞栅结构赝配高电子迁移率晶体管制作方法 | |
CN102790080B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN111384154A (zh) | 抗辐照双极器件 | |
CN103219378B (zh) | 一种低寄生电阻射频功率器件及其制备方法 | |
CN109585544A (zh) | 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法 | |
CN105762077B (zh) | 绝缘栅双极晶体管的制造方法 | |
TW201919106A (zh) | 半導體裝置內之源極/汲極結構的製造方法 | |
TWI241640B (en) | A method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
CN102738178B (zh) | 一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法 | |
CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
CN104637799A (zh) | 全自对准高密度沟槽栅场效应半导体器件制造方法 | |
CN103594500B (zh) | 一种锗硅异质结双极晶体管的制造方法 | |
CN108878459A (zh) | Soi基单片横向集成hbt和cmos的外延结构及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120926 Termination date: 20160803 |
|
CF01 | Termination of patent right due to non-payment of annual fee |