CN103325686B - 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法 - Google Patents

一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法 Download PDF

Info

Publication number
CN103325686B
CN103325686B CN201310183880.6A CN201310183880A CN103325686B CN 103325686 B CN103325686 B CN 103325686B CN 201310183880 A CN201310183880 A CN 201310183880A CN 103325686 B CN103325686 B CN 103325686B
Authority
CN
China
Prior art keywords
grid
shelter
shaped grid
fet device
metal mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310183880.6A
Other languages
English (en)
Other versions
CN103325686A (zh
Inventor
冯志红
王晶晶
何泽召
李佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201310183880.6A priority Critical patent/CN103325686B/zh
Publication of CN103325686A publication Critical patent/CN103325686A/zh
Application granted granted Critical
Publication of CN103325686B publication Critical patent/CN103325686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，涉及半导体器件的制作方法技术领域。包括以下步骤：在耐高温衬底上形成高阻金刚石层；在高阻金刚石层上形成导电沟道；在高阻金刚石层的表面覆盖一层金属掩膜层；光刻台面；利用腐蚀液去除台面区域外金属掩膜；在金属掩膜上通过光刻形成栅；利用腐蚀液去除源漏中间区域的金属掩膜，形成源漏；在上述腐蚀区域内制作类T型栅；在金属栅的外侧通过氧化或氮化处理形成介质层；利用类T形栅做作为掩蔽。所述方法采用类T型栅掩蔽自对准工艺，有效的减小栅源和栅漏之间间距，使源漏间距基本上和栅长相当，从而减小栅源和栅漏电阻。

Description

一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法
技术领域
本发明涉及半导体器件的制作方法技术领域。
背景技术
以单晶、多晶和纳米晶金刚石为材料基础的器件统称为金刚石基器件，例如金刚石MESFET、MISFET、JFET等。金刚石基器件具有工作温度高、击穿场强大、截止频率高、功率密度大等优点，是未来微波大功率领域的首选。在多晶CVD自支撑体金刚石材料上实现晶体管，要实现高频性能，必需减小器件尺寸，而在器件尺寸减小的同时，栅源和栅漏电阻增加，晶体管的频率性能下降。
发明内容
本发明所要解决的技术问题是提供一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，所述方法采用类T型栅掩蔽自对准工艺，有效的减小栅源和栅漏之间间距，使源漏间距基本上和栅长相当，从而减小栅源和栅漏电阻。
为解决上述技术问题，本发明所采取的技术方案是：一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，其特征在于包括以下步骤：
（1）在耐高温衬底上形成高阻金刚石层；
（2）在高阻金刚石层上形成导电沟道；
（3）在高阻金刚石层的表面覆盖一层金属掩膜层，金属掩膜层能与金刚石形成欧姆接触，厚度为5nm-5μm；
（4）光刻台面；
（5）利用腐蚀液去除台面区域外金属掩膜后，利用氧等离子体刻蚀方法实现台面隔离；
（6）在金属掩膜上通过光刻形成栅；
（7）利用腐蚀液去除源漏中间区域的金属掩膜，形成源漏；
（8）在上述腐蚀区域内制作类T型栅，类T型栅的制作材料为能与金刚石沟道形成肖特基接触的易氧化金属；
（9）在金属栅的外侧通过氧化或氮化处理形成介质层；
（10）利用类T形栅作为掩蔽，利用自对准工艺，蒸发金属，栅帽下阴影之外自对准形成源漏欧姆接触，此时源漏间距相当于栅帽宽度。
进一步的：所述耐高温衬底为SiO2、Si、BN3、Gu或钼。
进一步的：步骤（2）中形成导电沟道的方法包括氢等离子体处理法、化学掺杂法或B掺杂法。
进一步的：步骤（3）中金属掩膜层的材料为Au，Ti，Pt，Ag，Cr或Cu。
进一步的：步骤（7）中腐蚀液为碘化钾和碘的混合液、氨水与双氧水的混合液、硼酸溶液、盐酸溶液或硝酸与冰乙酸的混合液。
进一步的：步骤（8）中所述类T型栅为栅帽宽度大于栅根宽度的栅。
进一步的：所述类T型栅为T型栅、U型栅、G型栅。
进一步的：所述步骤（8）中栅的制作金属为Al，Ni，Sn，Ti或W。
进一步的：步骤（9）中的介质层为步骤（8）中栅金属的氧化物或氮化物。
进一步的：步骤（9）中所述介质层的制作材料为Al2O3，NiOx，SnOx，TiOx或W2O5。
采用上述技术方案所产生的有益效果在于：所述方法采用类T型栅掩蔽自对准工艺，可实现较小的栅-源、栅-漏间距，从而减小金刚石晶体管的栅-源、栅-漏之间导通电阻，进而提升金刚石器件的频率性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是经过步骤（3）后的金刚石基FET器件的结构示意图；
图2是经过步骤（5）后的金刚石基FET器件的结构示意图；
图3是经过步骤（6）后的金刚石基FET器件的结构示意图；
图4是经过步骤（7）后的金刚石基FET器件的结构示意图；
图5是经过步骤（8）后的金刚石基FET器件的结构示意图；
图6是经过步骤（9）后的金刚石基FET器件的结构示意图；
图7是经过步骤（10）后的金刚石基FET器件的结构示意图；
其中：1、衬底 2、金刚石 3、导电沟道 4、金属掩膜 5、光刻胶 6、介质层。
具体实施方式
一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，包括以下步骤：
（1）在耐高温衬底上形成高阻金刚石层；
（2）在高阻金刚石层上形成导电沟道；
（3）在高阻金刚石层的表面覆盖一层金属掩膜层，金属掩膜层能与金刚石形成欧姆接触，厚度为5nm-5μm，如图1所示；
（4）光刻台面；
（5）利用腐蚀液去除台面区域外金属掩膜后，利用氧等离子体刻蚀方法实现台面隔离，如图2所示；
（6）在金属掩膜上通过光刻形成栅，如图3所示；
（7）利用腐蚀液去除源漏中间区域的金属掩膜，形成源漏，如图4所示；
（8）在上述腐蚀区域内制作类T型栅，类T型栅的制作材料为能与金刚石沟道形成肖特基接触的易氧化金属，如图5所示；
（9）在金属栅的外侧通过氧化或氮化处理形成介质层，如图6所示；
（10）利用类T形栅作为掩蔽，利用自对准工艺，蒸发金属，栅帽下阴影之外自对准形成源漏欧姆接触，此时源漏间距相当于栅帽宽度，如图7所示。
步骤（1）中所述耐高温衬底为SiO2、Si、BN3、Gu或钼。步骤（2）中形成导电沟道的方法包括氢等离子体处理法、化学掺杂法或B掺杂法。步骤（3）中金属掩膜层的材料为Au，Ti，Pt，Ag，Cr或Cu。步骤（7）中腐蚀液为碘化钾和碘的混合液、氨水与双氧水的混合液、硼酸溶液、盐酸溶液或硝酸与冰乙酸的混合液。步骤（8）中所述类T型栅为栅帽宽度大于栅根宽度的栅。所述类T型栅为T型栅、U型栅、G型栅等。所述步骤（8）中栅的制作金属为Al，Ni，Sn，Ti或W。步骤（9）中的介质层为步骤（8）中栅金属的氧化物或氮化物。步骤（9）中所述介质层的制作材料为Al2O3，NiOx，SnOx，TiOx或W2O5。图中G表示栅极，S表示源级，D表示漏极。
实施例一：（1）在钼衬底上利用微波等离子体化学气相沉积装置生长高阻多晶金刚石300μm；（2）利用氢等离子体处理30分钟在高阻金刚石材料上形成p型导电沟道；（3）在金刚石材料表面覆盖一层Au掩膜层，厚度2μm；（4）光刻台面；（5）利用KI+I2腐蚀液去除台面外区域Au掩膜后，利用氧等离子体刻蚀设备进行刻蚀，刻蚀2分钟，实现台面隔离；（6）在金掩膜层上光刻栅；（7）利用KI腐蚀液去除源漏中间区域Au掩膜；（8）在上述腐蚀区域制作类T型栅，栅金属选用Al；（9）Al栅的外层在空气中被氧化形成Al2O3氧化层，而形成介质层；（10）利用类T形栅做作为掩蔽，利用自对准工艺，蒸发Au，厚度为5nm，栅帽下阴影之外自对准形成源漏欧姆接触，此时源漏间距相当于栅帽宽度，约为200nm。
实施例二：（1）在钼衬底上利用微波等离子体化学气相沉积装置生长高阻多晶金刚石300μm；（2）利用氢等离子体处理30分钟在高阻金刚石材料上形成p型导电沟道；（3）在金刚石材料表面覆盖一层Ti掩膜层，厚度2μm；（4）光刻台面；（5）利用氢氟酸溶液去除台面外区域Ti掩膜后，利用氧等离子体刻蚀设备进行刻蚀，刻蚀2分钟，实现台面隔离；（6）在Ti掩膜层上光刻栅；（7）利用氢氟酸溶液去除源漏中间区域Ti掩膜；（8）在上述腐蚀区域制作类T型栅，栅金属选用Al；（9）Al栅的外层在空气中被氧化形成Al2O3氧化层，而形成介质层；（10）利用类T形栅做作为掩蔽，利用自对准工艺，蒸发Pt，厚度为3nm，栅帽下阴影之外自对准形成源漏欧姆接触，此时源漏间距相当于栅帽宽度，约为200nm。
所述方法采用类T型栅掩蔽自对准工艺，可实现较小的栅-源、栅-漏间距，从而减小金刚石晶体管的栅-源、栅-漏之间导通电阻，进而提升金刚石器件的频率性能。
本文中应用了具体个例对本发明的原理及其实施方式进行了阐述，以上实施例的说明只是用来帮助理解本发明的方法及其核心思想。应当指出，对于本领域的普通技术人员来说，在不脱离本发明原理的前提下还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (9)

1.一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，其特征在于包括以下步骤：
（1）在耐高温衬底上形成高阻金刚石层；
（2）在高阻金刚石层上形成导电沟道；
（3）在高阻金刚石层的表面覆盖一层金属掩膜层，金属掩膜层能与金刚石形成欧姆接触，厚度为5nm-5μm；
（4）光刻台面；
（5）利用腐蚀液去除台面区域外金属掩膜后，利用氧等离子体刻蚀方法实现台面隔离；
（6）在金属掩膜上通过光刻形成栅；
（7）利用腐蚀液去除源漏中间区域的金属掩膜，形成源漏；
（8）在上述腐蚀区域内制作类T型栅，类T型栅的制作材料为能与金刚石沟道形成肖特基接触的易氧化金属，所述类T型栅为栅帽宽度大于栅根宽度的栅；
（9）在金属栅的外侧通过氧化或氮化处理形成介质层；
（10）利用类T形栅做作为掩蔽，利用自对准工艺，蒸发金属，栅帽下阴影之外自对准形成源漏欧姆接触，此时源漏间距相当于栅帽宽度。
2.根据权利要求1所述的一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，其特征在于所述耐高温衬底为SiO2、Si、BN3或钼。
3.根据权利要求1所述的一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，其特征在于步骤（2）中形成导电沟道的方法包括氢等离子体处理法或化学掺杂法。
4.根据权利要求1所述的一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，其特征在于步骤（3）中金属掩膜层的材料为Au，Ti，Pt，Ag，Cr或Cu。
5.根据权利要求1所述的一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，其特征在于步骤（7）中腐蚀液为碘化钾和碘的混合液、氨水与双氧水的混合液、硼酸溶液、盐酸溶液或硝酸与冰乙酸的混合液。
6.根据权利要求1所述的一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，其特征在于所述类T型栅为T型栅。
7.根据权利要求1所述的一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，其特征在于所述步骤（8）中栅的制作金属为Al，Ni，Sn，Ti或W。
8.根据权利要求1所述的一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，其特征在于步骤（9）中的介质层为步骤（8）中栅金属的氧化物或氮化物。
9.根据权利要求8所述的一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法，其特征在于步骤（9）中所述介质层的制作材料为Al2O3，NiOx，SnOx，TiOx或W2O5。
CN201310183880.6A 2013-05-17 2013-05-17 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法 Active CN103325686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310183880.6A CN103325686B (zh) 2013-05-17 2013-05-17 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310183880.6A CN103325686B (zh) 2013-05-17 2013-05-17 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法

Publications (2)

Publication Number Publication Date
CN103325686A CN103325686A (zh) 2013-09-25
CN103325686B true CN103325686B (zh) 2015-06-17

Family

ID=49194362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310183880.6A Active CN103325686B (zh) 2013-05-17 2013-05-17 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法

Country Status (1)

Country Link
CN (1) CN103325686B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331602A (zh) * 2017-06-27 2017-11-07 中国科学院微电子研究所 一种金刚石材料表面空穴浓度提高方法
CN107331701A (zh) * 2017-06-27 2017-11-07 中国科学院微电子研究所 一种金刚石材料沟道导电特性优化方法
CN107146756A (zh) * 2017-06-27 2017-09-08 中国科学院微电子研究所 一种金刚石基底场效应晶体管制备方法
CN107393815B (zh) 2017-09-05 2019-11-19 中国电子科技集团公司第十三研究所 金刚石基场效应晶体管的制备方法及场效应晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450657A (zh) * 2003-05-15 2003-10-22 上海集成电路研发中心有限公司 一种垂直型大功率场效应晶体管单元结构
CN101404252A (zh) * 2008-11-13 2009-04-08 上海集成电路研发中心有限公司 全硅化物金属栅电极制造工艺
CN101950722A (zh) * 2010-08-03 2011-01-19 无锡晶凯科技有限公司 利用双层多晶硅器件结构自对准制备微波功率器件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450657A (zh) * 2003-05-15 2003-10-22 上海集成电路研发中心有限公司 一种垂直型大功率场效应晶体管单元结构
CN101404252A (zh) * 2008-11-13 2009-04-08 上海集成电路研发中心有限公司 全硅化物金属栅电极制造工艺
CN101950722A (zh) * 2010-08-03 2011-01-19 无锡晶凯科技有限公司 利用双层多晶硅器件结构自对准制备微波功率器件的方法

Also Published As

Publication number Publication date
CN103325686A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN106601809A (zh) 一种氮化镓场效应晶体管及其制作方法
CN103325686B (zh) 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法
CN113571584B (zh) 一种SiC MOSFET器件及其制备方法
CN102938413A (zh) AlGaN/GaN异质结增强型器件及其制作方法
US20150333141A1 (en) A high electron mobility device based on the gate-first process and the production method thereof
CN209592046U (zh) 一种增强型半导体晶体管
JP2013149837A (ja) 炭化珪素半導体装置およびその製造方法
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN109659355A (zh) 常关型氧化镓场效应晶体管结构及制备方法
CN106571395A (zh) 一种沟槽型金属氧化物半导体功率器件及其制作方法
WO2016015501A1 (zh) 隧穿晶体管结构及其制造方法
CN107393814B (zh) 一种mos功率器件及其制备方法
CN115458609A (zh) 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法
US20240047465A1 (en) Array base plate, method for manufacturing same, and display panel
CN113488542A (zh) 一种沟槽型SiC MOSFET器件及其制备方法
CN113299734B (zh) 一种氮化镓晶体管器件及其制备方法
CN113506826B (zh) 一种沟槽型碳化硅晶体管及其制备方法
CN103137667B (zh) 具有双金属硅化物的射频ldmos器件的制造方法
CN104900703A (zh) 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
CN110752258B (zh) 纳米孔栅极掺杂制备的常关型hemt器件及制备方法
CN114141767A (zh) 一种IGZO晶体管和GaN HEMT栅控电路的集成结构及其制备方法
CN104134661A (zh) 一种高压集成电路及其制造方法
CN103681831A (zh) 高电子迁移率晶体管及其制造方法
CN105552108A (zh) GaN HEMT器件非合金欧姆接触的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant