CN105097477A - 一种镍硅化物的制作方法 - Google Patents
一种镍硅化物的制作方法 Download PDFInfo
- Publication number
- CN105097477A CN105097477A CN201510367094.0A CN201510367094A CN105097477A CN 105097477 A CN105097477 A CN 105097477A CN 201510367094 A CN201510367094 A CN 201510367094A CN 105097477 A CN105097477 A CN 105097477A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicide
- nickel silicide
- nipt
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021334 nickel silicide Inorganic materials 0.000 title claims abstract description 54
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 title claims abstract description 54
- 238000002360 preparation method Methods 0.000 title abstract 2
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 59
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 59
- 238000000137 annealing Methods 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 27
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 230000008021 deposition Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910005883 NiSi Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 72
- 229910052759 nickel Inorganic materials 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052914 metal silicate Inorganic materials 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种镍硅化物的制作方法，将形成镍硅化物时的传统两次退火优化为三次退火工艺，通过在栅极外侧增加第二侧墙、并采用Pt含量相对低的NiPt进行第一次退火，以及去除第二侧墙、并采用Pt含量相对高的NiPt进行第二次退火，使得有源区上硅化物中的Pt分布更接近沟道，且其浓度在水平方向上具有渐变趋势，靠近沟道区域的硅化物中的Pt含量相对较高，使此区域硅化物更加稳定，可改善因piping？defect(金属硅化物的管状钻出缺陷)而造成的漏电流；而远离沟道的硅化物中的Pt浓度相对较低，从而降低了此区域硅化物的电阻。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种镍硅化物的制作方法。
背景技术
随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小，如何以低电阻材料制造半导体器件从而保持或者降低信号延迟成为人们关注的焦点，而CMOS器件的栅极导体和S/D的表面电阻和接触电阻的减小与后道互连同样的重要。
在半导体制造技术中，金属硅化物由于具有较低的电阻率且与其他材料具有很好的粘合性而被广泛应用于源/漏接触和栅极接触来降低接触电阻。高熔点的金属例如Ti、Co、Ni等通过一步或多步退火工艺，与硅发生反应即可生成低电阻率的金属硅化物。随着半导体工艺水平的不断提高，特别是在45nm及其以下技术节点，为了获得更低的接触电阻，镍及镍的合金(例如NiPt)已成为形成NiSi金属硅化物的主要材料。
在使用镍形成镍硅化物时，现有的工艺通常包括以下步骤：
首先沉积NiPt，然后沉积保护层TiN；
接着，通过进行两次退火，来形成所需的镍硅化物；其中，第一次退火的目的是形成Ni2Si、第二次退火的目的是形成最终需要的NiSi。
在上述现有的镍硅化物制作方法中，是通过在Ni中增加Pt来增强NiSi的稳定性。其中，Pt被直接加到Ni的靶材中，以NiPt这种合金的形式沉积成膜。可是，在形成硅化物时，分布在有源区(AA)上的Pt在水平方向上的浓度是基本均匀没有变化的，浓度高虽然有利于形成的硅化物的稳定，但其电阻也会升高，从而不利于器件的性能。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种镍硅化物的制作方法，可应用于自对准金属硅化物的优化，通过使有源区上硅化物中的Pt浓度在水平方向上具有渐变趋势，从而改善了器件的性能。
为实现上述目的，本发明的技术方案如下：
一种镍硅化物的制作方法，包括以下步骤：
步骤S01：提供一半导体硅衬底，在衬底中形成源极和漏极，以及在源极和漏极之间的衬底上形成栅极和栅极第一侧墙；
步骤S02：在第一侧墙外侧形成第二侧墙；
步骤S03：沉积一第一SiN层作为金属硅化物阻挡层，图形化第一SiN层，将需要形成金属硅化物的区域暴露出来；
步骤S04：依次沉积一第一NiPt层和第一TiN层，并进行第一次退火，在需要形成金属硅化物的区域形成第一镍硅化物；
步骤S05：去除第一TiN层、没有反应的第一NiPt层以及第一SiN层，然后，去除第二侧墙；
步骤S06：沉积一第二SiN层作为金属硅化物阻挡层，图形化第二SiN层，将需要形成金属硅化物的区域暴露出来；
步骤S07：依次沉积一第二NiPt层和第二TiN层，并进行第二次退火，在需要形成金属硅化物的区域形成第二镍硅化物；
步骤S08：去除第二TiN层、没有反应的第二NiPt层以及第二SiN层，然后，进行第三次退火，在需要形成金属硅化物的区域形成第三镍硅化物。
优选地，所述第一、第二镍硅化物为Ni2Si。
优选地，所述第三镍硅化物为NiSi。
优选地，所述第一、第二TiN层的厚度相同。
优选地，所述第二NiPt层中Pt的含量大于第一NiPt层中Pt的含量。
优选地，所述第二NiPt层中Pt的含量为不大于20％。
优选地，所述第一NiPt层中Pt的含量最小为0。
优选地，所述第二侧墙的宽度不小于50埃。
优选地，所述第一、二次退火温度为200～350℃。
优选地，所述第三次退火温度为350～550℃。
从上述技术方案可以看出，本发明将形成镍硅化物时的传统两次退火优化为三次退火工艺，通过在栅极外侧增加第二侧墙(spacer)、并采用Pt含量相对低的NiPt进行第一次退火，以及去除第二侧墙、并采用Pt含量相对高的NiPt进行第二次退火，使得有源区上硅化物中的Pt分布更接近沟道，且其浓度在水平方向上具有渐变趋势，靠近沟道区域的硅化物中的Pt含量相对较高，使此区域硅化物更加稳定，可改善因pipingdefect(金属硅化物的管状钻出缺陷)而造成的漏电流；而远离沟道的硅化物中的Pt浓度相对较低，从而降低了此区域硅化物的电阻。本发明可应用于自对准金属硅化物的优化，并改善器件的性能。
附图说明
图1是本发明一种镍硅化物的制作方法的流程图；
图2～图7是本发明一较佳实施例中根据图1的方法形成镍硅化物的工艺结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一种镍硅化物的制作方法的流程图。同时，请参阅图2～图7，图2～图7是本发明一较佳实施例中根据图1的方法形成镍硅化物的工艺结构示意图。图2～图7中形成的器件结构，可与图1中的各步骤相对应。如图1所示，本发明的一种镍硅化物的制作方法，包括以下步骤：
如框01所示，步骤S01：提供一半导体硅衬底，在衬底中形成源极和漏极，以及在源极和漏极之间的衬底上形成栅极和栅极第一侧墙。
请参阅图2。首先，可采用传统工艺在硅基半导体衬底1上形成MOS器件，包括在衬底1中形成源极和漏极(图略)，以及在源极和漏极之间的衬底上形成栅极2。栅极2可采用多晶硅栅极。接着，可采用公知的侧墙工艺在栅极2两侧形成第一侧墙3。
如框02所示，步骤S02：在第一侧墙外侧形成第二侧墙。
请继续参阅图2。接下来，可利用公知的侧墙工艺在第一侧墙3两侧继续形成第二侧墙4。作为优选的实施方式，所述第二侧墙4应在水平方向具有足够的宽度，例如其宽度可不小于50埃。
如框03所示，步骤S03：沉积一第一SiN层作为金属硅化物阻挡层，图形化第一SiN层，将需要形成金属硅化物的区域暴露出来。
请继续参阅图2。接下来，在衬底及MOS器件表面沉积一层第一SiN层，作为金属硅化物阻挡层(SABhardmask)。然后，可采用公知的光刻及刻蚀工艺，对第一SiN层进行图形化。例如通过光刻技术，将图形转移到SiN上，再经干法刻蚀，选择性地去除需要形成金属硅化物区域的SiN，即去除栅极和源/漏区域的SiN(图示为简化，已将第一SiN层图形全部略去，请避免误解)。在栅极和源/漏区域将用于形成金属接触。
如框04所示，步骤S04：依次沉积一第一NiPt层和第一TiN层，并进行第一次退火，在需要形成金属硅化物的区域形成第一镍硅化物。
请参阅图3。接下来，在衬底及MOS器件表面依次沉积一层第一NiPt层5和一层第一TiN层6，将衬底及MOS器件覆盖。其中，第一NiPt层5用于后续使其中的Ni与多晶硅栅极中的Si及源/漏区域中的Si在退火状态下发生反应，生成镍的金属硅化物；第一TiN层6用作第一NiPt层5的保护层(caplayer)。作为一可选的实施方式，所述第一NiPt层5中Pt的含量例如可为0～15％，即所述第一NiPt层5中Pt的含量最小可为0，也就是第一NiPt层5实际可为纯镍材料。
请参阅图4。接下来，通过进行第一次退火，以在需要形成金属硅化物的区域形成第一镍硅化物7-1～7-3。即通过第一次退火，使第一NiPt层中的镍与多晶硅栅极和源/漏区域的硅分别发生反应，生成第一镍硅化物。优选地，所述第一次退火温度可为200～350℃。进一步地，形成的所述第一镍硅化物7-1～7-3可为Ni2Si。从图4可以看出，由于有第二侧墙4的阻挡，在源/漏区域形成的第一镍硅化物7-2、7-3，将在水平方向上距离沟道较远的距离。这个距离的大小受到第二侧墙4宽度的制约。
如框05所示，步骤S05：去除第一TiN层、没有反应的第一NiPt层以及第一SiN层，然后，去除第二侧墙。
请参阅图5。接下来，可采用公知技术去除第一TiN层、没有反应的第一NiPt层以及第一SiN层；并将第二侧墙也去除掉。从图5可以明显看出，在去除第二侧墙后，已形成的源/漏区域第一镍硅化物7-2、7-3在水平方向上距离第一侧墙3一定的距离，这个距离即为第二侧墙的宽度。
如框06所示，步骤S06：沉积一第二SiN层作为金属硅化物阻挡层，图形化第二SiN层，将需要形成金属硅化物的区域暴露出来。
请参阅图6。接下来，在衬底及MOS器件表面沉积一第二SiN层作为金属硅化物阻挡层。然后，可采用公知的光刻及刻蚀工艺，对第二SiN层进行图形化。例如通过光刻技术，将图形转移到SiN上，再经干法刻蚀，选择性地去除需要形成金属硅化物区域的SiN，即去除栅极和源/漏区域的SiN(图示为简化，已将第二SiN层图形全部略去，请避免误解)。需要说明的是，去除第二侧墙后，在源/漏区域形成硅化物的工艺窗口得到扩大，即可以将源/漏区域的第二SiN层开口至第一侧墙3处。
如框07所示，步骤S07：依次沉积一第二NiPt层和第二TiN层，并进行第二次退火，在需要形成金属硅化物的区域形成第二镍硅化物。
请继续参阅图6。接下来，在衬底及MOS器件表面依次沉积一层第二NiPt层8和一层第二TiN层9，将衬底及MOS器件覆盖。其中，第二NiPt层8用于后续使其中的Ni与多晶硅栅极中的Si及源/漏区域中的Si在退火状态下发生反应，生成镍的金属硅化物；第二TiN层9用作第二NiPt层8的保护层(caplayer)。作为一可选的实施方式，两次分别沉积的所述第一、第二TiN层可采用相同的厚度；所述第二NiPt层8中Pt的含量为不大于20％，并且，所述第二NiPt层8中Pt的含量优选大于图3中第一NiPt层5中Pt的含量。
请参阅图7。接下来，通过进行第二次退火，以在需要形成金属硅化物的区域形成第二镍硅化物10-1～10-3。即通过第二次退火，使第二NiPt层中的镍与多晶硅栅极和源/漏区域的硅分别发生反应，生成第二镍硅化物。优选地，所述第二次退火温度可为200～350℃，与第一次退火同为相同的低温退火。进一步地，形成的所述第二镍硅化物10-1～10-3可为Ni2Si。从图7可以看出，由于没有了第二侧墙的阻挡，使得在源/漏区域形成第二镍硅化物的工艺窗口得到扩大，即由原来的窗口宽度位置L1扩大为窗口宽度位置L1+L2。因而经过第二次退火后，在原第二侧墙的下方位置L2处也形成了第二镍硅化物10-2、10-3(图示以黑色表示)；并且，此处硅化物中的Pt含量相对较高(图示以黑色表示)，可使此区域最终形成的硅化物更加稳定。而远离沟道的位置L1处的硅化物中的Pt浓度相对较低(图示以灰色表示)，从而降低了此区域硅化物的电阻，因而克服了现有技术存在的问题，且保证了器件的性能。
如框08所示，步骤S08：去除第二TiN层、没有反应的第二NiPt层以及第二SiN层，然后，进行第三次退火，在需要形成金属硅化物的区域形成第三镍硅化物。
请继续参阅图7。接下来，可采用公知技术去除衬底及MOS器件表面的第二TiN层、没有反应的第二NiPt层以及第二SiN层。然后，进行第三次退火，在需要形成金属硅化物的区域形成第三镍硅化物。即通过第三次退火(相当于传统的第二次退火)，使在多晶硅栅极和源/漏区域表层已生成的第二镍硅化物10-1～10-3(例如Ni2Si)进一步转化为稳定的第三镍硅化物。进一步地，所述第三镍硅化物为NiSi。所述第三次退火与第一、二次退火相比相当于高温退火，优选地，其退火温度为350～550℃。
综上所述，本发明将形成镍硅化物时的传统两次退火优化为三次退火工艺，通过在栅极外侧增加第二侧墙(spacer)、并采用Pt含量相对低的NiPt进行第一次退火，以及去除第二侧墙、并采用Pt含量相对高的NiPt进行第二次退火，使得有源区上硅化物中的Pt分布更接近沟道，且其浓度在水平方向上具有渐变趋势，靠近沟道区域的硅化物中的Pt含量相对较高，使此区域硅化物更加稳定，可改善因pipingdefect(金属硅化物的管状钻出缺陷)而造成的漏电流；而远离沟道的硅化物中的Pt浓度相对较低，从而降低了此区域硅化物的电阻。本发明可应用于自对准金属硅化物的优化，并改善器件的性能。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种镍硅化物的制作方法，其特征在于，包括以下步骤：
步骤S01：提供一半导体硅衬底，在衬底中形成源极和漏极，以及在源极和漏极之间的衬底上形成栅极和栅极第一侧墙；
步骤S02：在第一侧墙外侧形成第二侧墙；
步骤S03：沉积一第一SiN层作为金属硅化物阻挡层，图形化第一SiN层，将需要形成金属硅化物的区域暴露出来；
步骤S04：依次沉积一第一NiPt层和第一TiN层，并进行第一次退火，在需要形成金属硅化物的区域形成第一镍硅化物；
步骤S05：去除第一TiN层、没有反应的第一NiPt层以及第一SiN层，然后，去除第二侧墙；
步骤S06：沉积一第二SiN层作为金属硅化物阻挡层，图形化第二SiN层，将需要形成金属硅化物的区域暴露出来；
步骤S07：依次沉积一第二NiPt层和第二TiN层，并进行第二次退火，在需要形成金属硅化物的区域形成第二镍硅化物；
步骤S08：去除第二TiN层、没有反应的第二NiPt层以及第二SiN层，然后，进行第三次退火，在需要形成金属硅化物的区域形成第三镍硅化物。
2.根据权利要求1所述的镍硅化物的制作方法，其特征在于，所述第一、第二镍硅化物为Ni2Si。
3.根据权利要求1所述的镍硅化物的制作方法，其特征在于，所述第三镍硅化物为NiSi。
4.根据权利要求1所述的镍硅化物的制作方法，其特征在于，所述第一、第二TiN层的厚度相同。
5.根据权利要求1所述的镍硅化物的制作方法，其特征在于，所述第二NiPt层中Pt的含量大于第一NiPt层中Pt的含量。
6.根据权利要求5所述的镍硅化物的制作方法，其特征在于，所述第二NiPt层中Pt的含量为不大于20％。
7.根据权利要求5所述的镍硅化物的制作方法，其特征在于，所述第一NiPt层中Pt的含量最小为0。
8.根据权利要求1所述的镍硅化物的制作方法，其特征在于，所述第二侧墙的宽度不小于50埃。
9.根据权利要求1所述的镍硅化物的制作方法，其特征在于，所述第一、二次退火温度为200～350℃。
10.根据权利要求1所述的镍硅化物的制作方法，其特征在于，所述第三次退火温度为350～550℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510367094.0A CN105097477B (zh) | 2015-06-29 | 2015-06-29 | 一种镍硅化物的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510367094.0A CN105097477B (zh) | 2015-06-29 | 2015-06-29 | 一种镍硅化物的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097477A true CN105097477A (zh) | 2015-11-25 |
| CN105097477B CN105097477B (zh) | 2017-12-15 |
Family
ID=54577642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510367094.0A Active CN105097477B (zh) | 2015-06-29 | 2015-06-29 | 一种镍硅化物的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097477B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114005831A (zh) * | 2021-10-28 | 2022-02-01 | 上海华力微电子有限公司 | 一种改善NAND flash字线间漏电的工艺集成方法 |
| CN116864379A (zh) * | 2023-09-05 | 2023-10-10 | 珠海格力电子元器件有限公司 | 欧姆接触电极的制备方法 |
| US11929290B2 (en) | 2020-08-31 | 2024-03-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of manufacturing microelectronic components |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1335648A (zh) * | 2000-07-22 | 2002-02-13 | 三星电子株式会社 | 用于降低源漏极间电阻的mos场效应管及其制造方法 |
| CN102468150A (zh) * | 2010-11-19 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20120190163A1 (en) * | 2011-01-26 | 2012-07-26 | National Applied Research Laboratories | Method for making dual silicide and germanide semiconductors |
| US20130049128A1 (en) * | 2011-08-25 | 2013-02-28 | Globalfoundries Inc. | Semiconductor Device with Dual Metal Silicide Regions and Methods of Making Same |
-
2015
- 2015-06-29 CN CN201510367094.0A patent/CN105097477B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1335648A (zh) * | 2000-07-22 | 2002-02-13 | 三星电子株式会社 | 用于降低源漏极间电阻的mos场效应管及其制造方法 |
| CN102468150A (zh) * | 2010-11-19 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20120190163A1 (en) * | 2011-01-26 | 2012-07-26 | National Applied Research Laboratories | Method for making dual silicide and germanide semiconductors |
| US20130049128A1 (en) * | 2011-08-25 | 2013-02-28 | Globalfoundries Inc. | Semiconductor Device with Dual Metal Silicide Regions and Methods of Making Same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11929290B2 (en) | 2020-08-31 | 2024-03-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of manufacturing microelectronic components |
| CN114005831A (zh) * | 2021-10-28 | 2022-02-01 | 上海华力微电子有限公司 | 一种改善NAND flash字线间漏电的工艺集成方法 |
| CN114005831B (zh) * | 2021-10-28 | 2024-03-22 | 上海华力微电子有限公司 | 一种改善NAND flash字线间漏电的工艺集成方法 |
| CN116864379A (zh) * | 2023-09-05 | 2023-10-10 | 珠海格力电子元器件有限公司 | 欧姆接触电极的制备方法 |
| CN116864379B (zh) * | 2023-09-05 | 2023-12-01 | 珠海格力电子元器件有限公司 | 欧姆接触电极的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097477B (zh) | 2017-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105097477A (zh) | 一种镍硅化物的制作方法 | |
| KR20080103727A (ko) | 반도체 메모리 소자의 제조 방법 | |
| CN102117744B (zh) | 自对准金属硅化物的形成方法 | |
| US7229920B2 (en) | Method of fabricating metal silicide layer | |
| CN102856179A (zh) | 半导体器件的形成方法 | |
| CN102569089B (zh) | 半导体器件的形成方法 | |
| CN102122613A (zh) | 自对准金属硅化物的形成方法 | |
| US7820546B2 (en) | Method for manufacturing semiconductor device preventing loss of junction region | |
| US20120104503A1 (en) | Transistor structure with silicided source and drain extensions and process for fabrication | |
| US10916641B2 (en) | Thin film transistor, method of manufacturing thin film transistor, and manufacturing system | |
| CN102723268A (zh) | 一种制备自对准镍硅化物的方法 | |
| CN110942984B (zh) | 一种硅化钴膜的制备方法 | |
| CN104952799A (zh) | 一种镍硅化物的优化方法 | |
| CN102074468A (zh) | 一种实现源漏和栅分开硅化的方法 | |
| CN102376756B (zh) | 多晶硅栅极结构 | |
| CN104900516B (zh) | 一种镍硅化物的形成方法 | |
| CN104952800B (zh) | 一种制作镍硅化物的方法 | |
| CN101393855B (zh) | 金属化工艺 | |
| CN103177949B (zh) | 金属硅化物栅极的形成方法 | |
| CN104347373B (zh) | 横向双扩散金属氧化物半导体晶体管的制造方法 | |
| KR100630769B1 (ko) | 반도체 소자 및 그 소자의 제조 방법 | |
| KR100691099B1 (ko) | 반도체 소자의 실리사이드막 형성 방법 | |
| KR100458121B1 (ko) | 반도체의 실리사이드 형성방법 | |
| TWI381491B (zh) | Manufacturing Method of NOR - type Flash Memory with Phosphorus Arsenic Ion Planting | |
| CN102437052B (zh) | 形成硅化物的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |