CN102543695A - Rfldmos器件中自对准低电阻栅极的制备方法 - Google Patents

Rfldmos器件中自对准低电阻栅极的制备方法 Download PDF

Info

Publication number
CN102543695A
CN102543695A CN2010105040647A CN201010504064A CN102543695A CN 102543695 A CN102543695 A CN 102543695A CN 2010105040647 A CN2010105040647 A CN 2010105040647A CN 201010504064 A CN201010504064 A CN 201010504064A CN 102543695 A CN102543695 A CN 102543695A
Authority
CN
China
Prior art keywords
preparation
gate
organic filler
filler material
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105040647A
Other languages
English (en)
Inventor
张帅
遇寒
孙勤
王海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010105040647A priority Critical patent/CN102543695A/zh
Publication of CN102543695A publication Critical patent/CN102543695A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种RFLDMOS器件中自对准低电阻栅极的制备方法,在衬底上形成的多晶硅栅极后,包括如下步骤:步骤一,在衬底上淀积介质层;步骤二,在介质层上淀积有机填充材料,有机填充材料为抗反射材料或光刻胶,覆盖多晶硅栅极的台阶;步骤三,刻蚀去除多晶硅栅极上面的介质层及有机填充材料,并在栅极两侧形成侧墙;步骤四,去除在源区和漏区上的有机填充材料、介质层以及栅氧,然后淀积与硅形成合金的金属;步骤五,经过退火处理在多晶硅栅极、源区和漏区上分别形成硅合金。本发明的制备方法,集成了低电阻栅和侧墙工艺,提高器件的高频特性,减少器件尺寸对工艺的依存性。

Description

RFLDMOS器件中自对准低电阻栅极的制备方法
技术领域
本发明涉及一种RFLDMOS器件中自对准低电阻栅极的制备方法。
背景技术
随着无线通信应用需求的迅速增长,RF LDMOS功率器件变得越来越重要。RF LDMOS功率器件不但具有良好的电学特性,而且可以与现有CMOS集成电路工艺完全兼容,易于实现大规模射频(RF)集成电路。但由于传统RF LDMOS器件多采用重掺杂的传统多晶硅栅电阻,其电阻率约40~100欧姆/cm,这在一定程度上限制了RF LDMOS器件在高速高频方面的应用。
栅的电阻增加在宽的器件驱动大的互连线能力中引起显著的延迟。栅电阻随器件尺寸的减小而增加,这是因为栅的长度变得越来越短,并且由于边缘效应,也就是说窄的栅线条比宽的栅线条的方块电阻高。多晶硅栅的第二个问题是即使它们重掺杂,在与氧化层之间有不可忽略的栅电压降。随着电压的积累和栅氧厚度的减小,栅损失的部分电压变得越来越重要,这种现象称为“多晶硅耗尽”。第三个考虑的是在器件制造中,掺杂剂从栅向沟道的扩散。对厚的栅氧,掺杂剂从栅向沟道的扩散被有效的抑止了。随着栅氧变得越来越薄,避免掺杂剂通过栅氧向沟道的扩散已经成为重要的工艺约束条件,它最终会影响器件的性能。
为了降低电阻率,常用的方法是使多晶硅形成金属硅化物,常用的为WSi。但是典型的WSi的电阻率为5~20欧姆/cm,虽然有所降低,但还是无法满足高速或高频的需求。因此通常对于此类器件不采用WSi,而是用金属栅器件的特殊材料。金属栅具有非常小的电阻和最小的RC时间常数,目前可行的材料包括钽(Tantalum)、钨、氮化钽(Tantalum Nitride),或是氮化钛(Titalium Nitride)。但由于金属栅制作工艺复杂,其产量受到极大限制。因此绝大多数工厂多晶硅电阻受到工艺成本的限制都不能做到很小的水平,因此基于硅的高速高频器件很难大规模量产。
传统的金属栅(氮化钛,Titalium Nitride)制备工艺流程为:先沉积多晶硅;接着刻蚀多晶硅形成栅极;而后侧墙形成;紧接着是自对准源漏区注入;之后光刻用掩膜版定义需要形成低电阻的区域;最后淀积金属钛,经过两次退火形成低电阻的金属栅。在上述传统的制备方法中,形成低电阻的区域是通过光刻工艺定义出来的,存在套刻对准的偏差,因此限制了器件尺寸的缩小。
发明内容
本发明要解决的技术问题是提供一种RFLDMOS器件中自对准低电阻栅极的制备方法,其能采用自对准的方法制备出低电阻的栅极。
为解决上述技术问题,本发明的RFLDMOS器件中自对准低电阻栅极的制备方法,在衬底上形成的多晶硅栅极后,包括如下步骤:
步骤一,在衬底上淀积介质层;
步骤二,在所述介质层上淀积有机填充材料,所述有机填充材料为抗反射材料或光刻胶;
步骤三,刻蚀去除所述多晶硅栅极上面的介质层及有机填充材料,并在所述栅极两侧形成侧墙;
步骤四,去除在源区和漏区上的有机填充材料、介质层和栅氧,然后淀积与所述硅形成合金的金属;
步骤五,经过退火处理在所述多晶硅栅极、源区和漏区上形成硅合金。
本发明的制备方法中,利用栅极本身高度形成的台阶,通过沉积介质层,形成了器件的侧墙,同时栅极的高度差仍然存在;随后淀积具有流动性的有机填充材料,形成了在源漏区较厚的淀积厚度和在较高的多晶硅栅区淀积形成较薄的厚度;然后利用刻蚀工艺,去除多晶硅栅区的有机填充材料和介质层,而在源漏区遗留部分有机填充材料和介质层;随后将源区和漏区上的有机填充材料、介质层和栅氧去除以露出硅表面,剩下的介质层作为金属淀积的阻挡层,随后淀积金属,经过退火处理,在多晶硅栅极、源区和漏区上形成低电阻的硅合金。本发明的制备方法将低电阻栅和侧墙工艺同时集成,提高了器件的高频特性,减少了器件尺寸对工艺的依存性,同时简化了工艺流程,降低工艺成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1为本发明的制备方法示意图;
图2为本发明的制备方法中栅极形成后的结构示意图;
图3为本发明的制备方法中淀积氧化层后的结构示意图;
图4为本发明的制备方法中淀积有机填充材料后的结构示意图;
图5为本发明的制备方法中去除栅极上的氧化层和有机填充材料后的结构示意图;
图6为本发明的制备方法中在栅极上形成硅合金后的结构示意图。
具体实施方式
本发明的RFLDMOS器件中自对准低电阻栅极的制备方法,在形成的多晶硅栅极6后(见图2),之前已经具有的结构为衬底1上的外延层2中形成源区3、漏区4、漂移区41、栅氧5以及多晶硅栅极等,包括如下步骤(见图1):
步骤一,在衬底上淀积介质层,在本实施例中为氧化层7(见图3);氧化层采用低压化学气相淀积法,氧化层厚度可为400~1000埃。采用低压化学气相淀积法,能够形成具有很好保形性和致密性的氧化层,能同时形成更好形状的栅极侧墙。该层介质层也可为氮化硅层。
步骤二,在氧化层上淀积有机填充材料8,有机填充材料可为抗反射材料(BARC)或光刻胶,该有机填充材料覆盖多晶硅栅极台阶(见图4)。该有机填充材料为具有流动性的材料。
步骤三,刻蚀去除多晶硅栅极上面的氧化层及有机填充材料,并在栅极两侧形成氧化层侧墙(见图5)。刻蚀采用通用的干法刻蚀法,所述步骤一和二中的所淀积的材料为可在步骤三中采用干法刻蚀法回刻仅去除在栅极上面的淀积材料部分。
步骤四,去除在源区3和漏区4上的有机填充材料8、氧化层7和栅氧5,然后淀积与硅形成合金的金属。所淀积的金属可为W、Ti或Ni,所述金属的厚度可为100~2000埃。
步骤五,经过退火处理,使金属与硅反应在多晶硅栅极、源区和漏区上生成低阻的硅合金,而氧化层上的金属不与氧化硅反应,最后去除剩余的金属(见图6)。退火处理为常规的两次高温退火处理工艺。
而后进行后续的其他工艺。在一个具体实施例中,所形成的硅合金层和其下面的多晶硅层一起电阻值小于2欧姆/方块,远小于金属栅的电阻值。

Claims (5)

1.一种RFLDMOS器件中自对准低电阻栅极的制备方法,其特征在于,在衬底上形成的多晶硅栅极后,包括如下步骤:
步骤一,在衬底上淀积介质层;
步骤二,在所述介质层上淀积有机填充材料,所述有机填充材料为抗反射材料或光刻胶,覆盖所述多晶硅栅极的台阶;
步骤三,刻蚀去除所述多晶硅栅极上面的介质层及有机填充材料,并在所述栅极两侧形成侧墙;
步骤四,去除在源区和漏区上的有机填充材料、介质层和栅氧,然后淀积与所述硅形成合金的金属;
步骤五,经过退火处理在所述多晶硅栅极、源区和漏区上形成硅合金。
2.根据权利要求1所述的制备方法,其特征在于:所述步骤一中淀积的介质层为氧化层,采用低压化学气相淀积法淀积,所述氧化层厚度为400~1000埃。
3.根据权利要求1所述的制备方法,其特征在于:所述步骤二中的有机填充材料为具有流动性的材料。
4.根据权利要求1所述的制备方法,其特征在于:所述步骤一和二中的所淀积的材料为可在步骤三中采用干法刻蚀法回刻仅去除在栅极上面的淀积材料部分。
5.根据权利要求1至3中任一项所述的制备方法,其特征在于:所述步骤四中的金属为W、Ti或Ni,所述金属的厚度为100~2000埃。 
CN2010105040647A 2010-10-12 2010-10-12 Rfldmos器件中自对准低电阻栅极的制备方法 Pending CN102543695A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105040647A CN102543695A (zh) 2010-10-12 2010-10-12 Rfldmos器件中自对准低电阻栅极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105040647A CN102543695A (zh) 2010-10-12 2010-10-12 Rfldmos器件中自对准低电阻栅极的制备方法

Publications (1)

Publication Number Publication Date
CN102543695A true CN102543695A (zh) 2012-07-04

Family

ID=46350280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105040647A Pending CN102543695A (zh) 2010-10-12 2010-10-12 Rfldmos器件中自对准低电阻栅极的制备方法

Country Status (1)

Country Link
CN (1) CN102543695A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347373A (zh) * 2013-07-30 2015-02-11 北大方正集团有限公司 横向双扩散金属氧化物半导体晶体管的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188771A1 (en) * 2003-03-31 2004-09-30 Dun-Nian Yaung Salicided MOS device and one-sided salicided MOS device, and simultaneous fabrication method thereof
US20050208720A1 (en) * 2002-03-20 2005-09-22 Macronix International Co., Ltd. Method of manufacturing a nonvolatile memory cell with triple spacers and the structure thereof
US20050215019A1 (en) * 2004-03-29 2005-09-29 Yu-Ren Wang Method of manufacturing metal-oxide-semiconductor transistor
US20090186458A1 (en) * 2008-01-23 2009-07-23 Chih-Hao Yu Method for manufacturing a cmos device having dual metal gate
US20090261426A1 (en) * 2008-04-17 2009-10-22 International Business Machines Corporation Lateral diffusion field effect transistor with drain region self-aligned to gate electrode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208720A1 (en) * 2002-03-20 2005-09-22 Macronix International Co., Ltd. Method of manufacturing a nonvolatile memory cell with triple spacers and the structure thereof
US20040188771A1 (en) * 2003-03-31 2004-09-30 Dun-Nian Yaung Salicided MOS device and one-sided salicided MOS device, and simultaneous fabrication method thereof
US20050215019A1 (en) * 2004-03-29 2005-09-29 Yu-Ren Wang Method of manufacturing metal-oxide-semiconductor transistor
US20090186458A1 (en) * 2008-01-23 2009-07-23 Chih-Hao Yu Method for manufacturing a cmos device having dual metal gate
US20090261426A1 (en) * 2008-04-17 2009-10-22 International Business Machines Corporation Lateral diffusion field effect transistor with drain region self-aligned to gate electrode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347373A (zh) * 2013-07-30 2015-02-11 北大方正集团有限公司 横向双扩散金属氧化物半导体晶体管的制造方法
CN104347373B (zh) * 2013-07-30 2018-03-13 北大方正集团有限公司 横向双扩散金属氧化物半导体晶体管的制造方法

Similar Documents

Publication Publication Date Title
US9773913B1 (en) Vertical field effect transistor with wrap around metallic bottom contact to improve contact resistance
US10734233B2 (en) FinFET with high-k spacer and self-aligned contact capping layer
CN102386234B (zh) 半导体元件与其形成方法
JP4889901B2 (ja) 深い接合を有するソース/ドレイン領域を形成する方法
US6787864B2 (en) Mosfets incorporating nickel germanosilicided gate and methods for their formation
CN1973368B (zh) 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质
US10069011B2 (en) Method for fabricating a FinFET metallization architecture using a self-aligned contact etch
CN102487048B (zh) 半导体器件的形成方法
TW200534340A (en) Method and apparatus for forming an SOI body-contacted transistor
CN100449784C (zh) 半导体器件及其制造方法
EP1509947A2 (en) Nickel silicide with reduced interface roughness
CN101385150A (zh) 栅极具有不同功函数的双栅极半导体器件及其制造方法
US11127825B2 (en) Middle-of-line contacts with varying contact area providing reduced contact resistance
CN101877317B (zh) 非平坦晶体管及其制造方法
CN102184961B (zh) 一种非对称栅mos器件及其制备方法
CN103681291B (zh) 一种金属硅化物的形成方法
CN101447454B (zh) 一种调节全硅化金属栅的栅功函数的方法
KR20190024635A (ko) 반도체 디바이스를 위한 게이트 구조물
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN112133750B (zh) 深沟槽功率器件及其制备方法
CN106952959A (zh) 一种锗硅沟道鳍式场效应晶体管及其制备方法
TWI646589B (zh) 基底上的鰭式場效電晶體及其製造方法
CN102543695A (zh) Rfldmos器件中自对准低电阻栅极的制备方法
CN102522327A (zh) 自对准低电阻栅极rf ldmos的制造方法
CN103579317A (zh) 栅极结构及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120704