CN107919395A - 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法 - Google Patents

基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法 Download PDF

Info

Publication number
CN107919395A
CN107919395A CN201711017957.7A CN201711017957A CN107919395A CN 107919395 A CN107919395 A CN 107919395A CN 201711017957 A CN201711017957 A CN 201711017957A CN 107919395 A CN107919395 A CN 107919395A
Authority
CN
China
Prior art keywords
source
drain electrode
end surface
terminal end
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711017957.7A
Other languages
English (en)
Inventor
张金风
王晨昱
任泽阳
陈万娇
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201711017957.7A priority Critical patent/CN107919395A/zh
Publication of CN107919395A publication Critical patent/CN107919395A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors

Abstract

本发明公开了一种基于CaF2栅介质层的零栅源间距金刚石场效应晶体管及制作方法,主要解决现有技术导通电阻较大,输出电流和跨导较低的问题。其包括金刚石衬底(1)、氢终端表面(2)、栅介质层(3)、源漏电极(4)和栅电极(5)。源、漏电极位于氢终端表面上的两侧。栅介质层位于源、漏电极之间的氢终端表面上并覆盖源、漏电极的部分表面,且栅介质层的上方设有栅电极,栅电极的下半部分镶嵌在源、漏电极之间,上半部分隔着栅介质覆盖在源、漏电极之上,形成T型栅结构,该栅极分别与源漏极之间的间距都为零;栅介质(3)采用CaF2材料。本发明具有导通电阻小,跨导高以及饱和电流大的优点,可用于功率器件和数字逻辑电路器件等。

Description

基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作 方法
技术领域
本发明属于微电子器件技术领域,具体地说是一种零栅源间距金属-绝缘层-半导体场效应晶体管MISFET,可用于功率器件,数字逻辑电路器件或电力电子器件等。
背景技术
金刚石超宽禁带半导体材料具有高击穿电场,高载流子迁移率,极高热导率等优异的物理特性,在功率器件和电力电子器件上有着广泛的应用前景。然而目前可用于金刚石掺杂的杂质激活能较高,因而体掺杂电导过小,难以应用于电子器件。大部分已报告的金刚石基场效应晶体管都是利用金刚石表面氢化后吸附空气中的活性分子或原子基团,诱导出二维空穴气2DHG,获得表面p型沟道。氢化后的金刚石表面称为氢终端表面,这种二维空穴气的面密度可达1012~1013cm-2
CaF2是一种禁带宽度高达12eV的介质材料。采用CaF2栅介质的金刚石场效应晶体管研究说明,CaF2淀积在金刚石氢终端表面能够提高二维空穴气迁移率,降低器件的导通电阻,提高输出电流。
2003年,S Miyamoto等人比较了基于CaF2栅介质的金刚石MISFETs与未引入栅介质、器件其他结构参数和工艺相同的金刚石MESFETs的特性,参考Miyamoto S,MatsudairaH,Ishizaka H,et al.High performance diamond MISFETs using CaF 2,gateinsulator[J].Diamond&Related Materials,2003,12(3):399-402。研究结果表明,CaF2栅介质可以减小导通电阻,增加输出电流,提高器件的截止频率fT。虽然CaF2栅介质的引入令金刚石场效应晶体管的导通电阻有所减小,但是器件栅源之间的串联电阻仍对器件的跨导和频率特性有不可忽略的限制作用。
发明内容
本发明的目的在于针对上述金刚石场效应晶体管的不足,提出一种基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法,以进一步减小器件栅源之间的串联电阻,从而减小导通电阻,增大输出电流和跨导。
为实现上述目的,本发明基于CaF2栅介质的零栅源间距金刚石场效应晶体管,包括金刚石衬底、衬底上的氢终端表面,源、漏电极位于氢终端表面的两侧,栅介质位于源、漏电极之间的氢终端表面上并覆盖源、漏电极的部分表面,其特征在于:
栅介质层的上方设有栅电极,栅电极的下半部分镶嵌在源、漏电极之间,上半部分隔着栅介质覆盖在源、漏电极之上,形成T型栅结构;
栅极与源极和栅极与漏极之间的间距都为零;
栅介质采用CaF2
作为优选,上述金刚石衬底采用单晶或者多晶金刚石。
作为优选,上述CaF2栅介质层厚度为10~40nm。
作为优选,上述T型栅电极的上半部分长度为0.4~10μm,厚度为80~180nm,下半部分长度为0.2~6μm,厚度为80~180nm
作为优选,上述源、漏电极采用厚度为80~180nm的金属Au。
为实现上述目的,本发明基于CaF2栅介质的零栅源间距金刚石场效应晶体管制作方法,包括如下步骤:
1)利用微波等离子体化学气相淀积法MPCVD生长单晶或者多晶金刚石薄膜作为器件的衬底;
2)在800~950℃下,将衬底置于氢等离子体中处理5~30min,并在氢气氛围中冷却到室温,形成氢终端表面;
3)在氢终端表面利用热蒸发或电子束蒸发淀积一层厚度为80~180nm的金膜,以与氢终端表面形成欧姆接触,同时保护氢终端表面。
4)在金膜上旋涂光刻胶,利用光刻机进行曝光,做出隔离区图案,然后利用KI/I2溶液腐蚀掉隔离区中的金膜,暴露出氢终端表面;再把腐蚀后的样品置于低功率的氧等离子体,使暴露出的氢终端表面转换为高阻的氧终端表面,形成器件的隔离区;去除残余的光刻胶;
5)旋涂光刻胶,然后光刻出栅窗口图形;
6)以KI/I2溶液作为腐蚀溶液,用湿法腐蚀的方法腐蚀掉栅窗口下方的金膜,剩余的Au作为器件的源极和漏极;
7)去除步骤5)中残余的光刻胶;
8)采用真空热蒸发淀积一层10~40nm厚的CaF2;然后旋涂光刻胶,通过光刻技术在CaF2上方光刻出栅介质层图形,再通过干法刻蚀技术把栅介质层图形之外的CaF2去掉,得到CaF2栅介质层;去除残余的光刻胶;
9)旋涂光刻胶,在CaF2栅介质层上方光刻出栅金属窗口,再用金属蒸发的方法制备一层80~180nm厚的铝膜,金属剥离之后得到栅极,完成整个器件的制备。
本发明具有如下优点:
1.本发明器件由于采用零栅源间距的T型栅结构,减小了栅源之间和栅漏之间总的串联电阻,从而减小了导通电阻,提高了输出电流以及跨导。
2.本发明器件采用CaF2作为栅介质,CaF2栅介质层可以使栅下沟道中的2DHG保持较高的迁移率和电导,进一步减小了导通电阻,增加输出电流。
附图说明
图1是本发明器件的结构示意图;
图2是图1中水平a方向的剖视图;
图3是图1中垂直b方向的剖视图;
图4是本发明器件的制作工艺流程示意图。
具体实施方式
以下结合附图对本发明作进一步详细描述。
参照图1、图2和图3,本发明器件包括衬底1、氢终端表面2、介质层3、源、漏电极4以及栅电极5。其中衬底1为最下层,采用单晶或者多晶金刚石;氢终端表面2位于金刚石衬底的上方;源极和漏极均采用厚度为80~180nm的Au材料,分别位于氢终端表面的两侧;介质层3采用厚度为10~40nm的CaF2,其覆盖在氢终端表面上的中间以及部分源、漏电极之上;栅电极采用Al材料,其位于介质层的上方,形状为T型栅结构,且下半部分长度为0.2~6μm,厚度为80~180nm,镶嵌在源、漏电极之间,上半部分长度为0.4~10μm,厚度为80~180nm,隔着栅介质覆盖在源、漏电极之上,栅极与源极和栅极与漏极之间的间距都为零。
参照图4,本发明给出制备基于CaF2栅介质的零栅源间距金刚石场效应晶体管的如下三个实施例。
实施例1:制作衬底为单晶金刚石,CaF2栅介质层厚度为10nm,栅的上半部分和下半部分长度分别为0.4μm和0.2μm的零栅源间距场效晶体管:
步骤1:在单晶金刚石衬底上生成氢终端表面。
将单晶金刚石衬底置于反应室中的氢等离子体中,反应室内通入流量为500sccm的氢气,设置压强为80mbar,在温度为800℃下,停置5min,以在金刚石衬底上生成氢终端表面,结果如图4(a)。
步骤2:在氢终端表面生长金膜。
在氢终端表面用热蒸发工艺淀积一层80nm厚的金膜,作为氢终端表面的保护层,生长结果如图4(b)。
步骤3:制作器件的隔离。
在金膜上旋涂光刻胶,利用接触式光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀工艺,用KI/I2溶液处理35s,将隔离区的金膜腐蚀掉,暴露出氢终端表面;
把腐蚀之后的样品置于氧等离子体中,停置5min,使暴露出的氢终端表面转换成高阻的氧终端表面,形成器件的隔离区。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。
步骤4:制作源、漏电极。
在保留的金膜上旋涂光刻胶,通过电子束光刻做出栅窗口图形,然后以湿法腐蚀的方法,利用KI/I2溶液腐蚀35s,腐蚀掉栅窗口下方的金膜,形成源极和漏极,结果如图4(c)。
步骤5:制作栅介质层。
去掉步骤4中残余的光刻胶,再采用真空热蒸发技术淀积一层10nm厚的CaF2,旋涂光刻胶,利用电子束光刻技术在CaF2层上方光刻出栅介质层图形,然后通过反应离子刻蚀RIE干法刻蚀技术去掉栅介质层图形之外的CaF2,得到CaF2栅介质层,再将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶,结果如图4(d)。
步骤6:制作栅电极。
旋涂光刻胶,通过电子束光刻技术在CaF2栅介质层上方光刻出栅金属窗口图形;再利用金属蒸发,在CaF2栅介质层上淀积一层80nm厚的Al,金属剥离后得到器件的栅电极,完成整个场效应晶体管的制备,结果如图4(e)。
实施例2:制作衬底为多晶金刚石,CaF2栅介质层厚度为30nm,栅的上半部分和下半部分长度分别为4μm和2μm的零栅源间距场效应晶体管。
步骤一:在多晶金刚石衬底上生成氢终端表面。
将单晶金刚石衬底置于反应室中的氢等离子体中,反应室内通入流量为700sccm的氢气,设置压强为100mbar,在温度为850℃下,停置15min,以在金刚石衬底上生成氢终端表面,结果如图4(a)。
步骤二:在氢终端表面生长金膜。
采用热蒸发技术在氢终端表面上淀积一层100nm的Au,以保护氢终端表面,结果如图4(b)。
步骤三:制作器件隔离。
在金膜上旋涂光刻胶,利用接触式光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀工艺,用KI/I2溶液处理45s,将隔离区的金膜腐蚀掉;
把腐蚀之后的样品置于氧等离子体中,停置15min,将暴露出的氢终端表面转换成高阻氧终端表面,形成器件的隔离区,再将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。
步骤四:制作源、漏电极。
在保留的金膜上旋涂光刻胶,通过接触式光刻做出栅窗口图形,以湿法腐蚀的方法,利用KI/I2溶液处理45s,腐蚀掉栅窗口下方的金膜,形成源极和漏极,制作结果如图4(c)。
步骤五:制作栅介质层。
去掉步骤四中残余的光刻胶,再采用真空热蒸发技术淀积一层30nm厚的CaF2,旋涂光刻胶,利用接触式光刻技术在CaF2层上方光刻出栅介质层图形,然后通过RIE干法刻蚀技术去掉栅介质层图形之外的CaF2,得到CaF2栅介质层,再去除残余的光刻胶,结果如图4(d)。
步骤六:制作栅电极。
旋涂光刻胶,通过接触式光刻技术在CaF2栅介质层上方光刻出栅金属窗口图形;再利用金属蒸发,在CaF2栅介质层上淀积一层100nm厚的Al,金属剥离后得到器件的栅电极,完成整个场效应晶体管的制备,结果如图4(e)。
实施例3:制作衬底为单晶金刚石,MoO3栅介质层厚度为40nm,栅的上半部分和下半部分长度分别为10μm和6μm的零栅源间距场效应晶体管:
步骤A:将单晶金刚石衬底置于反应室中的氢等离子体中,向反应室内通入流量为1000sccm的氢气,设置压强为150mbar,在温度为950℃下,停置30min,以在金刚石衬底上生成氢终端表面,结果如图4(a)。
步骤B:利用电子束蒸发技术在氢终端表面淀积一层180nm厚的金膜,保护氢终端表面,结果如图4(b)。
步骤C:在金膜上旋涂光刻胶,利用接触式光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀工艺,用KI/I2溶液处理60s,将隔离区部分的金膜腐蚀掉;把腐蚀之后的样品置于氧等离子体中,停置30min,将暴露出的氢终端表面转换成不导电的氧终端表面,形成器件的隔离区,再将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。
步骤D:在保留的金膜上旋涂光刻胶,先通过接触式光刻做出栅窗口图形,然后以湿法腐蚀的方法,利用KI/I2溶液腐蚀60s,腐蚀掉栅窗口下方的金膜,形成源极和漏极,如图4(c)。
步骤E:去掉步骤D中残余的光刻胶,再采用真空热蒸发技术淀积一层40nm厚的CaF2,旋涂光刻胶,利用接触式光刻技术在CaF2层上方光刻出栅介质层图形,然后通过感应耦合等离子体ICP干法刻蚀技术去掉栅介质层图形之外的CaF2,得到CaF2栅介质层,再去除残余的光刻胶,结果如图4(d)。
步骤F:旋涂光刻胶,通过接触式光刻技术在CaF2栅介质层上方光刻出栅金属窗口图形;再利用金属蒸发,在CaF2栅介质层上淀积一层180nm厚的Al,金属剥离后得到器件的栅电极,完成整个场效应晶体管的制备,结果如图4(e)。
以上描述仅是本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理之后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种基于CaF2栅介质的零栅源间距金刚石场效应晶体管,包括金刚石衬底(1)、氢终端表面(2)、栅介质层(3)、源漏电极(4)以及栅电极(5)。源、漏电极(4)位于氢终端表面(2)上的两侧,栅介质层(3)位于源、漏电极(4)之间的氢终端表面(2)上并覆盖源、漏电极(4)的部分表面,其特征在于:
栅介质层(3)的上方设有栅电极(5),栅电极(5)的下半部分镶嵌在源、漏电极之间,上半部分隔着栅介质覆盖在源、漏电极之上,形成T型栅结构;
栅极与源极和栅极与漏极之间的间距都为零;
栅介质(3)采用CaF2
2.根据权利要求1所述的晶体管,其中金刚石衬底(1)采用单晶或者多晶金刚石。
3.根据权利要求1所述的晶体管,其中CaF2栅介质层(3)厚度为10~40nm,其覆盖在源、漏电极之间的氢终端表面以及部分源、漏电极之上。
4.根据权利要求1所述的晶体管,其中T型栅电极的上半部分长度为0.4~10μm,厚度为80~180nm,下半部分长度为0.2~6μm,厚度为80~180n。
5.根据权利要求1所述的晶体管,其中源、漏电极采用厚度为80~180nm的金属Au。
6.一种基于CaF2栅介质的零栅源间距金刚石场效应晶体管的制造方法,包括如下步骤:
1)在800~950℃下,将衬底置于氢等离子体中处理5~30min,并在氢气氛围中冷却到室温,形成氢终端表面;
2)在金刚石氢终端表面利用热蒸发淀积一层厚度为80~180nm的金膜,与氢终端表面形成欧姆接触,同时保护氢终端表面;
3)在金膜上旋涂光刻胶,利用光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀将隔离区中的金膜腐蚀掉,暴露出氢终端表面;然后把腐蚀后的样品置于氧等离子体中,使暴露出的氢终端表面转换成高阻的氧终端表面,形成器件的隔离区,再去除残余的光刻胶;
4)旋涂光刻胶,然后光刻出栅窗口图形;
5)以KI/I2溶液作为腐蚀溶液,用湿法腐蚀的方法腐蚀掉栅窗口下方的金膜,剩余的Au作为器件的源极和漏极;
6)去除步骤4)中残余的光刻胶;
7)采用真空热蒸发的方法淀积一层10~40nm厚的CaF2介质层;然后旋涂光刻胶,在CaF2介质层上方通过光刻工艺,做出栅介质层的图形;再用干法刻蚀技术将栅介质层图形之外的介质去掉,得到CaF2栅介质层,然后去除残余的光刻胶;
8)在步骤7)之后的样品上旋涂光刻胶,通过光刻工艺在CaF2栅介质上方做出栅金属窗口;再用金属蒸发的方法制备一层80~180nm厚的铝膜,金属剥离后得到栅极,完成整个器件的制备。
7.根据权利要求6所述的方法,其中氢终端表面,其通过氢等离子体处理方法得到。
8.根据权利要求6所述的晶体管的制造方法,其步骤4)、7)和8)中的光刻,在图形最小尺寸小于2μm时采用电子束光刻,图形最小尺寸大于等于2μm时采用接触式光刻。
9.根据权利要求6所述的方法,其中步骤7)中淀积CaF2介质层,采用真空热蒸发。
10.根据权利要求6所述的方法,其中步骤7)中干法刻蚀采用反应离子刻蚀RIE或者感应耦合等离子体ICP。
CN201711017957.7A 2017-10-26 2017-10-26 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法 Pending CN107919395A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711017957.7A CN107919395A (zh) 2017-10-26 2017-10-26 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711017957.7A CN107919395A (zh) 2017-10-26 2017-10-26 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法

Publications (1)

Publication Number Publication Date
CN107919395A true CN107919395A (zh) 2018-04-17

Family

ID=61894992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711017957.7A Pending CN107919395A (zh) 2017-10-26 2017-10-26 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法

Country Status (1)

Country Link
CN (1) CN107919395A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133741A (zh) * 2020-08-27 2020-12-25 西安电子科技大学 一种增强型氢终端金刚石场效应晶体管及制备方法
CN112687542A (zh) * 2019-10-17 2021-04-20 西安交通大学 一种氢终端金刚石转化为氟终端金刚石的方法
CN113130695A (zh) * 2019-12-31 2021-07-16 西安电子科技大学 基于氢氧终端全垂直结构的金刚石核探测器及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140145243A1 (en) * 2012-11-26 2014-05-29 Triquint Semiconductor, Inc. Group iii-nitride-based transistor with gate dielectric including a fluoride - or chloride- based compound
CN104992974A (zh) * 2015-05-15 2015-10-21 西安交通大学 金刚石基双层绝缘栅介质场效应晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140145243A1 (en) * 2012-11-26 2014-05-29 Triquint Semiconductor, Inc. Group iii-nitride-based transistor with gate dielectric including a fluoride - or chloride- based compound
CN104992974A (zh) * 2015-05-15 2015-10-21 西安交通大学 金刚石基双层绝缘栅介质场效应晶体管及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JIANGWEI LIU 等: "Low on-resistance diamond field effect transistor with high-k ZrO2 as dielectric", 《SCIENCE REPORTS》 *
S.MIYAMOTO 等: "High performance diamond MISFETs using CaF2 gate insulator", 《DIAMOND AND RELATED MATERIALS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687542A (zh) * 2019-10-17 2021-04-20 西安交通大学 一种氢终端金刚石转化为氟终端金刚石的方法
CN112687542B (zh) * 2019-10-17 2022-03-29 西安交通大学 一种氢终端金刚石转化为氟终端金刚石的方法
CN113130695A (zh) * 2019-12-31 2021-07-16 西安电子科技大学 基于氢氧终端全垂直结构的金刚石核探测器及制备方法
CN112133741A (zh) * 2020-08-27 2020-12-25 西安电子科技大学 一种增强型氢终端金刚石场效应晶体管及制备方法

Similar Documents

Publication Publication Date Title
CN103311276B (zh) 一种自对准石墨烯场效应晶体管及其制备方法
CN104347418B (zh) Mos晶体管的形成方法
JP5716445B2 (ja) 縦型電界効果トランジスタとその製造方法及び電子機器
CN109216195A (zh) 半导体装置的形成方法
CN107919395A (zh) 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN107919394A (zh) 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
TW202105729A (zh) 遮蔽閘金氧半場效電晶體及其製造方法
WO2019119958A1 (zh) SiC功率二极管器件的制备方法及其结构
CN107919390A (zh) 基于wo3栅介质的金刚石场效应晶体管及制作方法
JP2013187291A (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN108321212A (zh) SiC肖特基二极管的制备方法及其结构
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN104716191B (zh) 双栅双极石墨烯场效应晶体管及其制作方法
TW201810433A (zh) 雙閘極石墨烯場效電晶體及其製造方法
CN107359127B (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
US20090166673A1 (en) Lateral Bipolar Transistor With Compensated Well Regions
CN101673685A (zh) 一种掩膜数量减少的沟槽mosfet器件制造工艺
CN107731909A (zh) 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法
CN106887386A (zh) 准分子激光退火制备桥式沟道多晶硅薄膜的方法
CN108573870A (zh) 鳍式场效应管及其形成方法
TW407359B (en) A method of forming an ultra-thin SOI electrostatic discharge protection device
CN112054053A (zh) 一种具有超高散热性能的SiC基欧姆接触制备方法
CN112133752B (zh) 一种复合终端表面金刚石高压场效应晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180417

WD01 Invention patent application deemed withdrawn after publication