TW202105729A - 遮蔽閘金氧半場效電晶體及其製造方法 - Google Patents

遮蔽閘金氧半場效電晶體及其製造方法 Download PDF

Info

Publication number
TW202105729A
TW202105729A TW108125082A TW108125082A TW202105729A TW 202105729 A TW202105729 A TW 202105729A TW 108125082 A TW108125082 A TW 108125082A TW 108125082 A TW108125082 A TW 108125082A TW 202105729 A TW202105729 A TW 202105729A
Authority
TW
Taiwan
Prior art keywords
gate
layer
epitaxial layer
doped region
field effect
Prior art date
Application number
TW108125082A
Other languages
English (en)
Other versions
TWI696288B (zh
Inventor
蘇洪毅
何昌瑾
蔣永康
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW108125082A priority Critical patent/TWI696288B/zh
Priority to CN201910693360.7A priority patent/CN112242432A/zh
Priority to US16/663,365 priority patent/US20210020778A1/en
Application granted granted Critical
Publication of TWI696288B publication Critical patent/TWI696288B/zh
Publication of TW202105729A publication Critical patent/TW202105729A/zh
Priority to US17/505,662 priority patent/US11916141B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種遮蔽閘金氧半場效電晶體，包括具有第一導電態的一磊晶層、位於磊晶層中的數個溝渠、位於溝渠內的遮蔽閘極、位於溝渠內的遮蔽閘極上的控制閘極、位於遮蔽閘極與磊晶層之間的一絕緣層、位於控制閘極與磊晶層之間的一閘極氧化層、位於遮蔽閘極與控制閘極之間的閘間氧化層、位於溝渠底部的磊晶層內的一第一摻雜區與位於溝渠底部與第一摻雜區之間的一第二摻雜區。所述第一摻雜區具有第二導電態，所述第二摻雜區具有所述第一導電態，藉由所述第二摻雜區的存在來減少漏電路徑，以改善崩潰電壓。

Description

遮蔽閘金氧半場效電晶體及其製造方法
本發明是有關於一種半導體結構及其製造方法，特別是關於一種遮蔽閘金氧半場效電晶體（shield gate MOSFET）及其製造方法。
遮蔽閘極金氧半場效電晶體是溝渠式閘極金氧半導體結構的一種改良型結構。相較於習知的金氧半導體結構，遮蔽閘極金氧半場效電晶體可有效降低閘極至汲極的電容（Cgd ），進而改善切換損耗。隨著終端消費產品的日新月益，相關業界對於能夠進一步改善各種元件性能的新穎半導體結構仍有極大需求。
然而，隨著元件縮小以及操作電壓增加的發展，亟需尋求增加元件崩潰電壓的技術方案。
本發明提供一種遮蔽閘金氧半場效電晶體，可改善汲極至源極的崩潰電壓（Drain-Source Breakdown Voltage，BVDss）。
本發明提供一種遮蔽閘金氧半場效電晶體的製造方法，能整合於現有製程製作出高崩潰電壓的遮蔽閘金氧半場效電晶體。
本發明的遮蔽閘金氧半場效電晶體，包括具有第一導電態的一磊晶層、位於磊晶層中的數個溝渠、位於溝渠內的遮蔽閘極、位於溝渠內的遮蔽閘極上的控制閘極、位於遮蔽閘極與磊晶層之間的一絕緣層、位於控制閘極與磊晶層之間的一閘極氧化層、位於遮蔽閘極與控制閘極之間的閘間氧化層、位於溝渠底部的磊晶層內的一第一摻雜區與位於溝渠底部與第一摻雜區之間的一第二摻雜區。所述第一摻雜區具有第二導電態，所述第二摻雜區具有所述第一導電態。
在本發明的一實施例中，上述第一導電態為N型，第二導電態為P型。
在本發明的一實施例中，上述第一導電態為P型，第二導電態為N型。
在本發明的一實施例中，上述遮蔽閘極被所述閘間氧化層覆蓋的頂面具有圓角。
在本發明的一實施例中，上述遮蔽閘金氧半場效電晶體還包括配置於所述磊晶層的表面的源極區，且所述第二摻雜區的摻雜濃度小於所述源極區的摻雜濃度。
在本發明的一實施例中，上述第一摻雜區的摻雜濃度為均勻濃度。
在本發明的一實施例中，上述溝渠還可包括延伸至磊晶層的一連線區，所述遮蔽閘極延伸至所述連線區的溝渠內，且所述連線區的所述溝渠內還可包括一凸出部，作為電性連接所述遮蔽閘極的接觸窗。
在本發明的一實施例中，上述控制閘極並未延伸至所述連線區。
本發明的遮蔽閘金氧半場效電晶體的製造方法包括形成具有第一導電態的一磊晶層；於所述磊晶層中形成數個溝渠；依序於每個溝渠的底部的磊晶層內形成具有第二導電態的一第一摻雜區與具有所述第一導電態的一第二摻雜區；於每個溝渠內形成具有遮蔽閘極的金氧半場效電晶體。
在本發明的另一實施例中，上述第一導電態為N型，第二導電態為P型。
在本發明的另一實施例中，上述第一導電態為P型，第二導電態為N型。
在本發明的另一實施例中，形成具有上述遮蔽閘極的金氧半場效電晶體的步驟包括於每個溝渠內的磊晶層的表面形成一絕緣層；於每個溝渠內的絕緣層上形成一導體層；移除部分導體層以形成遮蔽閘極並露出部分絕緣層；移除露出的絕緣層；於溝渠內形成一閘間氧化層與一閘極氧化層，其中所述閘間氧化層覆蓋所述遮蔽閘極的頂面，且所述閘間氧化層覆蓋磊晶層的表面；然後於所述溝渠內的閘間氧化層上形成一控制閘極。
在本發明的另一實施例中，移除部分上述導體層之後還可包括對所述遮蔽閘極的頂面進行圓角化。
在本發明的另一實施例中，上述製造方法還可包括於磊晶層的表面形成一源極區，且第二摻雜區的摻雜濃度小於源極區的摻雜濃度。
在本發明的另一實施例中，上述第一摻雜區的摻雜濃度為均勻濃度。
在本發明的另一實施例中，上述磊晶層包括一連線區，因此形成溝渠的同時，會在所述連線區內也形成所述溝渠，­且於移除部分導體層的步驟中，於所述連線區上形成一保護層以保留所述連線區內的導體層。
基於上述，本發明藉由在溝渠底部的磊晶層中形成導電態不同的第一與第二摻雜區，與磊晶層不同導電態的第一摻雜區能提供均勻的場分佈，而與磊晶層相同導電態的第二摻雜區則介於第一摻雜區與溝渠底部之間，以減少漏電路徑，進而改善汲極至源極的崩潰電壓。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下實施例中所附的圖式是為了能更完整地描述發明概念的示範實施例，但是，仍可使用許多不同的形式來實施本發明，且其不應該被視為受限於所記載的實施例。在圖式中，為了清楚起見，膜層、區域及/或結構元件的相對厚度及位置可能縮小或放大。此外，本文使用「第一」、「第二」、「第三」等來描述不同的區域、膜層及/或區塊，但是這樣的用語僅用於區別一個區域、膜層或區塊與另一個區域、膜層或區塊。因此，以下所討論之第一區域、膜層或區塊可以被稱為第二區域、膜層或區塊而不違背實施例的教示。此外，相同或相似之標號表示相同或相似之元件，以下段落將不再贅述。
圖1A是依照本發明的第一實施例的一種遮蔽閘金氧半場效電晶體的上視示意圖。圖1B是圖1A的I-I線段與II-II線段的結構剖面示意圖。
請先參照圖1A，第一實施例的遮蔽閘金氧半場效電晶體基本上是形成於具有第一導電態的一磊晶層100中的數個溝渠102內。由虛線圈住的區域是一連線區104，用於線路的連接，但本發明並不限於此，還可利用現有技術進行線路的連接，而省略連線區104。
請同時參照圖1A和圖1B，本實施例的遮蔽閘金氧半場效電晶體包括磊晶層100、位於磊晶層100中的溝渠102、位於溝渠102內的遮蔽閘極106、位於溝渠102內的遮蔽閘極106上的控制閘極108、位於遮蔽閘極106與磊晶層100之間的一絕緣層110、位於控制閘極108與磊晶層100之間的一閘極氧化層112、位於遮蔽閘極106與控制閘極108之間的閘間氧化層114、位於溝渠底部102a的磊晶層100內的一第一摻雜區116以及位於溝渠底部102a與第一摻雜區116之間的一第二摻雜區118。其中，第一摻雜區116具有第二導電態，第二摻雜區118具有第一導電態。也就是說，第二摻雜區118與磊晶層100是相同導電態、第一摻雜區116與磊晶層100是不同導電態。在一實施例中，第一導電態為N型，第二導電態為P型。在另一實施例中，第一導電態為P型，第二導電態為N型。在本實施例中，第一摻雜區116與第二摻雜區118的摻雜濃度可分別為不同的均勻濃度。至於第二摻雜區118的深度例如小於0.5µm，而第一摻雜區116的深度範圍例如在0.5µm~1.5µm之間，且第一摻雜區116的深度範圍取決於第二摻雜區118的範圍為基準。文中的「深度」是從溝渠底部102a算起，所以第二摻雜區118的深度如果是0.5µm，則是指第二摻雜區118的分佈範圍從溝渠底部102a到其下方0.5µm之間。然而，本發明並不限於此，一旦遮蔽閘金氧半場效電晶體的尺寸設計或電壓值VDG 有變化，也有可能調整第一摻雜區116與第二摻雜區118的深度。
在圖1B中還顯示了配置於磊晶層表面100a的源極區120與接近源極區120的井區122，其中源極區120具有第一導電態、井區122具有第二導電態。在一實施例中，第二摻雜區118的摻雜濃度小於源極區120的摻雜濃度。
請同時參照圖1A與圖1B，磊晶層100若具有連線區104，則其中的結構可包含延伸至連線區104的溝渠102、延伸至連線區104的溝渠102內的遮蔽閘極106以及一凸出部106a，這個凸出部106a可藉由製程，保留連線區104的遮蔽閘極106，作為後續電性連接遮蔽閘極106的接觸窗。在這種樣態中，控制閘極108並未延伸至連線區104。
圖2是第一實施例的另一種遮蔽閘金氧半場效電晶體的剖面示意圖，其中使用與圖1B相同的元件符號來表示相同或近似的構件，且相同或近似的構件也可參照上述，不再贅述。
在圖2中，遮蔽閘極200被所述閘間氧化層202覆蓋的頂面200a具有圓角，可改善上面的閘間氧化層202的沉積品質。而且，根據製程順序的不同，譬如先熱氧化形成閘極氧化層204，再沉積較緻密的的閘間氧化層202，而使閘間氧化層202與閘極氧化層204的部份位置與圖1B不同。
圖3A至圖3L是依照本發明的第二實施例的一種遮蔽閘金氧半場效電晶體的製造流程剖面示意圖，且第二實施例的上視圖係對應圖1A的結構。
請先參照圖3A，第二實施例的方法是先形成具有第一導電態的一磊晶層300，再於所述磊晶層300中形成數個溝渠302。通常形成磊晶層300的方式是在一基板（未繪示）上利用磊晶製程形成磊晶層300。隨後，在磊晶層表面300a形成圖案化罩幕層（未繪示）定義出溝渠302的位置，再利用圖案化罩幕層作為罩幕，蝕刻磊晶層300，以得到如圖所示的多個溝渠302。而且，形成溝渠302的同時，磊晶層300的一連線區304內也會形成所述溝渠302。然而，本發明並不限於此，第二實施例也可不具有連線區304；或者，在連線區304之外還具有其他隔離結構，則溝渠302也可形成於連線區304之外，作為其他隔離結構的溝渠。
然後請參照圖3B，於每個溝渠底部302a的磊晶層300內形成具有第二導電態的第一摻雜區306。通常形成第一摻雜區306的方式是在上述圖案化罩幕層（未繪示）未移除的情況下，對磊晶層300進行離子佈植製程，且植入的是第二導電態的摻質，並利用熱製程以驅入摻質；在本實施例中，上述第一導電態為N型，第二導電態為P型。在另一實施例中，上述第一導電態為P型，第二導電態為N型。第一摻雜區306的摻雜濃度可為均勻濃度；或者，形成第一摻雜區306的方法也可以是利用多段式摻雜，以使第一摻雜區的摻雜濃度如圖2所示為自溝渠302端到磊晶層底面300b遞增的梯形濃度。
之後，請參照圖3C，於每個溝渠底部302a的磊晶層300內的第一摻雜區306上形成具有第一導電態的第二摻雜區308。形成第二摻雜區308的方式例如是在上述圖案化罩幕層（未繪示）尚未移除的情況下，對磊晶層300進行另一離子佈植製程，且植入的是第一導電態的摻質，並利用熱製程以驅入摻質。因此，第二摻雜區308形成於溝渠底部302a與第一摻雜區306之間。至於第一摻雜區306與第二摻雜區308的示例性的深度範圍與濃度範圍，均可參照第一實施例的記載，故不再贅述。
接著，為了於每個溝渠302內形成具有遮蔽閘極的金氧半場效電晶體，可施行以下製程，但本發明的範圍並不限於下列步驟。根據設計需求，也可具有額外的步驟或是省略部份步驟。
請先參照圖3D，於每個溝渠302內的磊晶層表面300c形成一絕緣層310，且絕緣層310的形成例如利用熱氧化製程形成一厚氧化層，用以增加崩潰電壓。
接著請參照圖3E，於每個溝渠302內的絕緣層310上形成一導體層312，且導體層312的形成例如在磊晶層300上沉積一層導體材料（如多晶矽），再利用平坦化製程（如CMP）去除溝渠302以外的導體材料。
然後請參照圖3F，移除部分導體層312以形成遮蔽閘極312a並露出部分絕緣層310，且移除方式例如乾式蝕刻或者有方向性的濕式蝕刻。此外，可在移除部分導體層312的步驟之前，在連線區304上形成一保護層314，以保留連線區304內的導體層312，其包括遮蔽閘極312a以及一凸出部312b作為後續電性連接遮蔽閘極312a的接觸窗。
接著請參照圖3G，移除露出的絕緣層310，使溝渠302內的部份磊晶層表面300c暴露出來，且絕緣層310可略低於遮蔽閘極312a的頂面。所述移除方式例如乾式蝕刻或濕式蝕刻。
之後請參照圖3H，為了改善後續沉積層的品質，可選擇性地對遮蔽閘極312a的頂面進行圓角化，而得到略呈半圓的頂面312c。所述圓角化的製程例如先氧化遮蔽閘極312a的頂面，再移除該處的氧化物，其中移除方式例如濕式浸泡（wet dip）。而且，進行圓角化之前可先去除連線區304的保護層314，因此凸出部312b的頂面也會被圓角化，並由連線區304的溝渠302暴露出來。
隨後請參照圖3I，於溝渠302內形成一閘間氧化層316與一閘極氧化層318，其中所述閘間氧化層316覆蓋遮蔽閘極312a的頂面312c，且閘極氧化層318覆蓋溝渠302內的磊晶層表面300c。而且，根據製程順序的不同，譬如先熱氧化形成閘極氧化層318，再沉積較緻密的的閘間氧化層316，則會使閘間氧化層316與閘極氧化層318的部份位置與圖3I不同。此時，依據製程順序的不同，在連線區304的凸出部312b表面可以形成閘間氧化層316或是閘極氧化層318，並且在金氧半場效電晶體形成後才會進行後續連線的製作。
接著請參照圖3J，於溝渠302內的閘間氧化層316上形成一控制閘極320，且控制閘極320的形成例如在磊晶層300上沉積一層導體材料（如多晶矽），再利用平坦化製程（如CMP）去除溝渠302以外的導體材料，以完成具有遮蔽閘極312a的金氧半場效電晶體。
然後，請參照圖3K，於磊晶層表面300a可形成一源極區322，且源極區322具有第一導電態。在一實施例中，第二摻雜區308的摻雜濃度小於源極區322的摻雜濃度。而在磊晶層300中還可形成有井區324，井區324具有第二導電態，並位於源極區322底下以及閘間氧化層316的上方。
最後，請參照圖3L，可在磊晶層表面300a上依序形成介電層326、介電層326內的接觸窗328以及連接接觸窗328的不同內連線330a、330b，來進行金氧半場效電晶體的連線製程。然而，本發明並不限於此，還可採行其它現有技術來製作。
以下列舉幾個實驗來驗證本發明的功效，然而本發明之範圍並不侷限於以下實驗內容。
〈模擬實驗例1〉
模擬結構如圖1B的遮蔽閘金氧半場效電晶體（EPI阻值為0.35 Ω·cm/厚度4µm），進行150V DG崩潰電壓模擬，其中第一摻雜區為P型、第二摻雜區為N型，且第一摻雜區的摻雜劑量為變數、深度約0.5µm~1.5µm。第二摻雜區的深度約在0.5µm以內、摻雜劑量則為2E11cm-2 ，其與模擬結果(BVDss)一同顯示於圖4。
從圖4可得到，本發明的結構具有高於152V的崩潰電壓，且第一摻雜區的摻雜劑量在4E12 cm-2 ~5E12 cm-2 ，具有高於160V的崩潰電壓。
〈模擬對照例〉
採用與模擬實驗例1相同的方式進行模擬，但是並無第二摻雜區。也就是說，例如圖1B中溝渠底部僅有與磊晶層不同導電態之第一摻雜區，並具有下表2所示的摻雜劑量變化與模擬結果。
表2
摻雜劑量(cm-2 ) 功率(KeV) BVDss(V)
無 無 120V
2.6×1012 30/120/300 143V
2.6×1012 30/120/300/500/700/900 141V
3.0×1012 30/120/300/500/700/900 136V
從表2可得到，沒有第二摻雜區的存在，將使整體崩潰電壓降至143V以下。
綜上所述，本發明在遮蔽閘金氧半場效電晶體的底部的磊晶層內形成導電態不同的第一與第二摻雜區，與磊晶層相同導電態的摻雜區直接接觸溝渠底部、與磊晶層不同導電態的摻雜區則在其下方提供均勻的場分佈。因此，能藉由與磊晶層相同導電態的摻雜區來減少元件的漏電路徑，進而改善汲極至源極的崩潰電壓。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、300:磊晶層 100a、300a、300c:磊晶層表面 100b、300b:磊晶層底面 102、302:溝渠 102a、302a:溝渠底部 104、304:連線區 106、312a:遮蔽閘極 106a、312b:凸出部 108、200、320:控制閘極 110、310:絕緣層 112、204、318:閘極氧化層 114、202、316:閘間氧化層 116、206、306:第一摻雜區 118、308:第二摻雜區 120、322:源極區 122、324:井區 200a、312c:頂面 312:導體層 314:保護層 326:介電層 328:接觸窗 330a、330b:內連線
圖1A是依照本發明的第一實施例的一種遮蔽閘金氧半場效電晶體的上視示意圖。 圖1B是圖1A的I-I線段與II-II線段的結構剖面示意圖。 圖2是第一實施例的另一種遮蔽閘金氧半場效電晶體的剖面示意圖。 圖3A至圖3L是依照本發明的第二實施例的一種遮蔽閘金氧半場效電晶體的製造流程剖面示意圖。 圖4是模擬實驗例1的第二摻雜區的摻雜劑量與崩潰電壓之曲線圖。
100:磊晶層
100a:磊晶層表面
102:溝渠
102a:溝渠底部
106:遮蔽閘極
106a:凸出部
108:控制閘極
110:絕緣層
112:閘極氧化層
114:閘間氧化層
116:第一摻雜區
118:第二摻雜區
120:源極區
122:井區

Claims (16)

  1. 一種遮蔽閘金氧半場效電晶體，包括： 一磊晶層，具有第一導電態； 多數個溝渠，配置於所述磊晶層中； 一遮蔽閘極，配置於所述多數個溝渠內； 一控制閘極，分別配置於所述多數個溝渠內的所述遮蔽閘極上； 一絕緣層，配置於所述遮蔽閘極與所述磊晶層之間； 一閘極氧化層，配置於所述控制閘極與所述磊晶層之間； 一閘間氧化層，配置於所述遮蔽閘極與所述控制閘極之間；以及 一第一摻雜區與一第二摻雜區，配置於所述溝渠底部的所述磊晶層內，且所述第二摻雜區位於所述遮蔽閘極與所述第一摻雜區之間，其中所述第一摻雜區具有第二導電態，且所述第二摻雜區具有第一導電態。
  2. 如申請專利範圍第1項所述的遮蔽閘金氧半場效電晶體，其中所述第一導電態為N型以及所述第二導電態為P型。
  3. 如申請專利範圍第1項所述的遮蔽閘金氧半場效電晶體，其中所述第一導電態為P型以及所述第二導電態為N型。
  4. 如申請專利範圍第1項所述的遮蔽閘金氧半場效電晶體，其中所述遮蔽閘極被所述閘間氧化層覆蓋的頂面具有圓角。
  5. 如申請專利範圍第1項所述的遮蔽閘金氧半場效電晶體，更包括配置於所述磊晶層的表面的源極區，且所述第二摻雜區的摻雜濃度小於所述源極區的摻雜濃度。
  6. 如申請專利範圍第1項所述的遮蔽閘金氧半場效電晶體，其中所述第一摻雜區的摻雜濃度為均勻濃度。
  7. 如申請專利範圍第1項所述的遮蔽閘金氧半場效電晶體，其中所述多數個溝渠更包括延伸至所述磊晶層的一連線區，所述遮蔽閘極延伸至所述連線區的所述多數個溝渠內，且所述連線區的所述溝渠內更包括一凸出部，作為電性連接所述遮蔽閘極的接觸窗。
  8. 如申請專利範圍第7項所述的遮蔽閘金氧半場效電晶體，其中所述控制閘極並未延伸至所述連線區。
  9. 一種遮蔽閘金氧半場效電晶體的製造方法，包括： 形成一磊晶層，所述磊晶層具有第一導電態； 於所述磊晶層中形成多數個溝渠； 於每個所述溝渠的底部的所述磊晶層內依序形成一第一摻雜區與一第二摻雜區，所述第一摻雜區具有第二導電態，所述第二摻雜區具有所述第一導電態；以及 於每個所述溝渠內形成具有遮蔽閘極的金氧半場效電晶體。
  10. 如申請專利範圍第9項所述的遮蔽閘金氧半場效電晶體的製造方法，其中所述第一導電態為N型以及所述第二導電態為P型。
  11. 如申請專利範圍第9項所述的遮蔽閘金氧半場效電晶體的製造方法，其中所述第一導電態為P型以及所述第二導電態為N型。
  12. 如申請專利範圍第9項所述的遮蔽閘金氧半場效電晶體的製造方法，其中形成具有所述遮蔽閘極的所述金氧半場效電晶體的步驟包括： 於每個所述溝渠內的所述磊晶層的表面形成一絕緣層； 於每個所述溝渠內的所述絕緣層上形成一導體層； 移除部分所述導體層以形成所述遮蔽閘極並露出部分所述絕緣層； 移除露出的所述絕緣層； 於所述溝渠內形成一閘間氧化層與一閘極氧化層，其中所述閘間氧化層覆蓋所述遮蔽閘極的頂面，且所述閘間氧化層覆蓋所述磊晶層的表面；以及 於所述多數個溝渠內的所述閘間氧化層上形成一控制閘極。
  13. 如申請專利範圍第12項所述的遮蔽閘金氧半場效電晶體的製造方法，其中移除部分所述導體層之後更包括：對所述遮蔽閘極的頂面進行圓角化。
  14. 如申請專利範圍第9項所述的遮蔽閘金氧半場效電晶體的製造方法，更包括於所述磊晶層的表面形成一源極區，且所述第二摻雜區的摻雜濃度小於所述源極區的摻雜濃度。
  15. 如申請專利範圍第9項所述的遮蔽閘金氧半場效電晶體的製造方法，其中所述第一摻雜區的摻雜濃度為均勻濃度。
  16. 如申請專利範圍第9項所述的遮蔽閘金氧半場效電晶體的製造方法，其中所述磊晶層包括一連線區，形成所述多數個溝渠的同時，於所述連線區內也形成所述多數個溝渠，­且於移除部分所述導體層的步驟中，於所述連線區上形成一保護層以保留所述連線區內的所述導體層。
TW108125082A 2019-07-16 2019-07-16 遮蔽閘金氧半場效電晶體及其製造方法 TWI696288B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108125082A TWI696288B (zh) 2019-07-16 2019-07-16 遮蔽閘金氧半場效電晶體及其製造方法
CN201910693360.7A CN112242432A (zh) 2019-07-16 2019-07-30 遮蔽栅金属氧化物半导体场效晶体管及其制造方法
US16/663,365 US20210020778A1 (en) 2019-07-16 2019-10-25 Shield gate mosfet and method for fabricating the same
US17/505,662 US11916141B2 (en) 2019-07-16 2021-10-20 Method for fabricating shield gate MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108125082A TWI696288B (zh) 2019-07-16 2019-07-16 遮蔽閘金氧半場效電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI696288B TWI696288B (zh) 2020-06-11
TW202105729A true TW202105729A (zh) 2021-02-01

Family

ID=72176324

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125082A TWI696288B (zh) 2019-07-16 2019-07-16 遮蔽閘金氧半場效電晶體及其製造方法

Country Status (3)

Country Link
US (2) US20210020778A1 (zh)
CN (1) CN112242432A (zh)
TW (1) TWI696288B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773605B (zh) * 2020-12-04 2022-08-01 大陸商杭州芯邁半導體技術有限公司 製造溝槽型ｍｏｓｆｅｔ的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220238698A1 (en) * 2021-01-26 2022-07-28 Pakal Technologies, Inc. Mos-gated trench device using low mask count and simplified processing
CN112864236B (zh) * 2021-03-09 2023-08-11 上海恒灼科技有限公司 一种中高压屏蔽栅场效应晶体管的制备方法
CN112908858A (zh) * 2021-03-09 2021-06-04 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
TWI823639B (zh) * 2022-10-20 2023-11-21 世界先進積體電路股份有限公司 半導體裝置及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352057A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体装置、およびその製造方法
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
US7750412B2 (en) * 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
US8610205B2 (en) * 2011-03-16 2013-12-17 Fairchild Semiconductor Corporation Inter-poly dielectric in a shielded gate MOSFET device
WO2014115253A1 (ja) * 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
US9761702B2 (en) * 2014-02-04 2017-09-12 MaxPower Semiconductor Power MOSFET having planar channel, vertical current path, and top drain electrode
US9917184B2 (en) * 2015-07-24 2018-03-13 Semiconductor Components Industries, Llc Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
US9953969B2 (en) * 2016-03-25 2018-04-24 Force Mos Technology Co., Ltd. Semiconductor power device having shielded gate structure and ESD clamp diode manufactured with less mask process
TWI601295B (zh) * 2016-08-25 2017-10-01 綠星電子股份有限公司 斷閘極金氧半場效電晶體
DE102018103849B4 (de) * 2018-02-21 2022-09-01 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
US11251297B2 (en) * 2018-03-01 2022-02-15 Ipower Semiconductor Shielded gate trench MOSFET devices
WO2019169361A1 (en) * 2018-03-01 2019-09-06 Hamza Yilmaz Self-aligned trench mosfet structures and methods
US11538911B2 (en) * 2018-05-08 2022-12-27 Ipower Semiconductor Shielded trench devices
DE102018124740A1 (de) * 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10892320B2 (en) * 2019-04-30 2021-01-12 Vanguard International Semiconductor Corporation Semiconductor devices having stacked trench gate electrodes overlapping a well region

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773605B (zh) * 2020-12-04 2022-08-01 大陸商杭州芯邁半導體技術有限公司 製造溝槽型ｍｏｓｆｅｔ的方法

Also Published As

Publication number Publication date
US20210020778A1 (en) 2021-01-21
TWI696288B (zh) 2020-06-11
US11916141B2 (en) 2024-02-27
US20220045210A1 (en) 2022-02-10
CN112242432A (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
TWI696288B (zh) 遮蔽閘金氧半場效電晶體及其製造方法
US7345341B2 (en) High voltage semiconductor devices and methods for fabricating the same
JP5746699B2 (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイスの製造
US7910440B2 (en) Semiconductor device and method for making the same
KR101228366B1 (ko) Ｌｄｍｏｓ 소자 제조 방법
JP2015039010A (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス及びその製造方法
JP2000332246A (ja) 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス
KR20210115016A (ko) 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법
KR20030084563A (ko) 향상된 게이트 산화 완결성 구조를 갖는 반도체 트랜치디바이스
CN114496784B (zh) 一种底部保护接地沟槽型碳化硅mosfet及其制备方法
CN110957357A (zh) 屏蔽栅极式金氧半场效应晶体管及其制造方法
CN115863398A (zh) 一种碳化硅mosfet及其制造方法
TWI686903B (zh) 斷閘極金氧半場效電晶體的閘極結構及其製造方法
US11652170B2 (en) Trench field effect transistor structure free from contact hole
TWI601295B (zh) 斷閘極金氧半場效電晶體
CN112951715B (zh) 沟槽栅结构及沟槽型场效应晶体管结构的制备方法
KR101063567B1 (ko) Ｍｏｓ 디바이스 및 그 제조방법
CN112309853A (zh) 屏蔽栅极沟槽结构的制备方法
KR20080081550A (ko) 모스펫 소자 및 그의 제조방법
TWI704606B (zh) 溝槽式功率半導體元件及其製造方法
TWI838763B (zh) 遮蔽閘金氧半場效電晶體
TWI751697B (zh) 溝槽式半導體元件製造方法
TWI804303B (zh) 寄生接面場效電晶體阻抗的降低方法
CN111092113B (zh) 金氧半场效应晶体管的终端区结构及其制造方法
TWI220791B (en) Trench power MOSFET and method thereof