CN115863398A - 一种碳化硅mosfet及其制造方法 - Google Patents

Abstract

本发明涉及半导体器件制造技术领域,公开了一种碳化硅MOSFET及其制造方法，其中碳化硅MOSFET包括碳化硅衬底，碳化硅衬底的底面和顶面分别设有漏极金属层和漂移层；漂移层的内部设有屏蔽层；漂移层的顶面向下开设有沟槽，沟槽向下延伸到屏蔽层上，沟槽的横向竖截面为U型状；沟槽内设有栅极绝缘层，栅极绝缘层上从下往上依次设有屏蔽栅和栅极，屏蔽栅和栅极间隔设置，屏蔽栅的横向竖截面为U型状；在实际使用时，通过让屏蔽层包裹住栅极绝缘层的下部，从而构建PN结，能将栅极绝缘层的耐压分担到屏蔽层上，从而提高了采用U型屏蔽栅的功率MOSFET的栅极绝缘层的耐压可靠性。

Description

一种碳化硅MOSFET及其制造方法

技术领域

本发明涉及半导体器件制造技术领域，具体涉及一种碳化硅MOSFET及其制造方法。

背景技术

碳化硅材料因其优越的物理特性，广泛受到人们的关注和研究。例如采用碳化硅的功率MOSFET（金属-氧化物半导体场效应晶体管）就具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，被广泛应用在开关稳压电源、高频加热、汽车电子以及功率放大器等领域中。由于碳化硅本身材料特点，其栅氧层的质量相对较差，栅氧击穿成了制约提高器件可靠性的关键因素。

目前为了提高功率MOSFET的栅极控制能力，在MOSFET的结构中，会在栅极下方制造屏蔽栅，其中屏蔽栅可以是U型形状，例如申请公布号为CN113745337A的专利文献公开的一种屏蔽栅沟槽MOSFET制造方法中，就在沟槽中制造有屏蔽栅多晶硅。但是对于U型屏蔽栅，其底部的凹陷部最容易产生电场集中现象，从而容易导致栅氧化层击穿即容易导致现有专利文献中的屏蔽栅氧化层出现击穿。

发明内容

鉴于背景技术的不足，本发明是提供了一种碳化硅MOSFET及其制造方法，所要解决的技术问题是现有采用U型屏蔽栅的碳化硅功率MOSFET容易出现栅氧击穿，导致器件的可靠性变低。

为解决以上技术问题，第一方面本发明提供了如下技术方案：一种碳化硅MOSFET，包括碳化硅衬底，碳化硅衬底的底面设有漏极金属层，碳化硅衬底的顶面设有漂移层；漂移层的内部设有屏蔽层；漂移层的顶面向下开设有沟槽，沟槽向下延伸到屏蔽层上，沟槽的横向竖截面为U型状，沟槽的底部高于屏蔽层的底部；沟槽内栅极绝缘层，栅极绝缘层上从下往上依次设有屏蔽栅和栅极，屏蔽栅和栅极间隔设置，屏蔽栅的横向竖截面为U型状，栅极的顶面设有栅极金属层；

漂移层的顶部设有第一夹断层和第二夹断层，第一夹断层和第二夹断层位于沟槽两侧；第一夹断层的右端设有第一源区，第一源区的顶部设有第一源极金属层；第二夹断层的左端设有第二源区，第二源区的顶面设有第二源极金属层。

在第一方面的某种实施方式中，第一源区的顶面与第一夹断层的顶面齐平，第二源区的顶面与第二夹断层的顶面齐平。

在第一方面的某种实施方式中，碳化硅衬底的导电类型和漂移层的导电类型相同。

在第一方面的某种实施方式中，第一夹断层和第二夹断层为p型掺杂，且掺杂浓度相同；第一源区和第二源区为n型掺杂，且掺杂浓度相同；第一源区的掺杂浓度大于第一夹断层的掺杂浓度，第一夹断层的掺杂浓度大于漂移层的掺杂浓度。

在第一方面的某种实施方式中，在屏蔽层上开设沟槽后，屏蔽层包括左屏蔽顶面和右屏蔽顶面，左屏蔽顶面和右屏蔽顶面均高于屏蔽栅的顶面。

在第一方面的某种实施方式中，第一源极金属层通过第一金属线与左屏蔽顶面电连接，第二源极金属层通过第二金属线与右屏蔽顶面电连接。

在第一方面的某种实施方式中，屏蔽栅与屏蔽层之间的栅极绝缘层为U型状。

第二方面，本发明还提供了一种碳化硅MOSFET的制造方法，包括以下步骤：

S1：提供半导体器件，半导体器件包括漏极金属层、碳化硅衬底和漂移层，漏极金属层和漂移层分别在碳化硅衬底的底面和顶面；

S2：在漂移层上制作第一阻挡层，并在第一阻挡层上开设第一离子注入孔，通过第一离子注入孔向漂移层内注入离子从而在漂移层内制作屏蔽层，在屏蔽层制作完成后，去除第一阻挡层；

S3：在漂移层上制作第二阻挡层，然后蚀刻第二阻挡层、漂移层和屏蔽层，从而在漂移层和屏蔽层上形成沟槽，沟槽的横向竖截面为U型状，沟槽的底部高于屏蔽层的底部；

S4：通过干氧氧化工艺氧化沟槽，在沟槽内制作U型的第一栅极绝缘层，第一栅极绝缘层形成有开口朝上的第二沟槽，第二沟槽的横向竖截面为U型状；

S5：在第二沟槽内制作屏蔽栅，屏蔽栅的横向竖截面为U型状，屏蔽栅的顶面低于第二沟槽的开口；

S6：通过干氧氧化工艺氧化第二沟槽，在第二沟槽内形成第二栅极绝缘层，第二栅极绝缘层的底面与屏蔽栅的顶面接触，第二栅极绝缘层制作完成后去除第二阻挡层；

S7：在漂移层的顶面制作第三阻挡层，蚀刻第三阻挡层、第一栅极绝缘层和第二栅极绝缘层，在第一栅极绝缘层和第二栅极绝缘层上形成栅极制作孔，栅极制作孔的底面高于第二栅极绝缘层的底面，栅极制作孔的侧面与第二栅极绝缘层的侧面间隔设置；

S8：在栅极制作孔内制作栅极，栅极制作完成后去除第三阻挡层；

S9：先在漂移层的顶面制作第四阻挡层；然后蚀刻第四阻挡层，分别在栅极两侧形成第一夹断离子注入孔和第二夹断离子注入孔；接着通过第一离子注入孔和第二离子注入孔向漂移层注入离子，从而在漂移层上形成第一夹断层和第二夹断层，第一夹断层和第二夹断层在栅极两侧，且第一夹断层和栅极通过第一栅极绝缘层隔断，第二夹断层和栅极通过第一栅极绝缘层隔断；最后去除第四阻挡层；

S10：在漂移层上制作第五阻挡层，蚀刻第五阻挡层，从而在第五阻挡层上与第一夹断层的右端对应处形成第一源极通孔和在第五阻挡层上与第二夹断层的左端对应处形成第二源极通孔；通过第一源极通孔向第一夹断层的右端注入离子，从而在第一夹断层的右端形成第一源区，通过第二源极通孔向第二夹断层的左端注入离子，从而在第二夹断层的左端形成第二源区；最后去除第五阻挡层；

S11：在第一源区的顶面制作第一源极金属层，在第二源区的顶面制作第二源极金属层；

S12：在栅极的顶面制作栅极金属层。

在第二方面的某种实施方式中，

在步骤S11中，在制作完第一源极金属层和第二源极金属层前，先在所述漂移层的顶面上制作第六阻挡层；然后蚀刻所述第六阻挡层、第一源区、第二源区、第一夹断层、第二夹断层和漂移层，从而形成与所述屏蔽层的左屏蔽顶面相通的第一金属通孔和形成与所述屏蔽层的右屏蔽顶面相通的第二金属通孔；接着在所述第一金属通孔内淀积第一金属线，所述第一金属线与所述左屏蔽顶面电连接，在所述第二金属通孔内淀积第二金属线，所述第二金属线与所述右屏蔽顶面电连接，最后去除所述第六阻挡层，在制作完第一源极金属层和第二源极金属层后，所述第一金属线与所述第一源极金属层电连接，所述第二金属线与所述第二源极金属层电连接。

本发明与现有技术相比所具有的有益效果是：

首先通过让屏蔽层包裹住栅极绝缘层的下部，从而构建PN结，能将栅极绝缘层的耐压分担到屏蔽层上，从而提高了采用U型屏蔽栅的功率MOSFET的栅极绝缘层的耐压可靠性；

其次通过让栅极绝缘层的第一栅极绝缘层为U型形状，可以避免栅极底部的电场集中，从而可以提高栅极绝缘层的耐压可靠性；

另外通过让屏蔽栅与第一栅极绝缘层的形状均为U型，能让栅极绝缘层的外部电场分布更平缓，从而避免电场集中，提高栅氧的耐压可靠性；

最后通过让屏蔽层的左屏蔽顶面与第一源极金属层电连接和通过让屏蔽层的右屏蔽顶面与第二源极金属层电连接，从而可以形成寄生肖特基二极管，进而降低MOSFET的体二极管导通电压，减少MOSFET的导通压降。

附图说明

图1为本发明的MOSFET的结构示意图；

图2为本发明制作屏蔽层的结构示意图；

图3为本发明制作沟槽的结构示意图；

图4为本发明制作第一栅极绝缘层的结构示意图；

图5为本发明制作屏蔽栅的结构示意图；

图6为本发明制作第二栅极绝缘层的结构示意图；

图7为本发明制作栅极制作孔的结构示意图；

图8为本发明制作栅极的结构示意图；

图9为本发明制作第一夹断层和第二夹断层的结构示意图；

图10为本发明制作第一源区和第二源区的结构示意图；

图11为本发明制作第一金属通孔和第二金属通孔的结构示意图；

图12为本发明制作第一金属线和第二金属线的结构示意图；

图13为本发明制作第一源极金属层和制作第二源极金属层的结构示意图；

图14为本发明制作栅极金属层的机构示意图。

图中：1、碳化硅衬底，2、漂移层，3、漏极金属层，4、屏蔽层，5、栅极绝缘层，50、第一栅极绝缘层，51、第二栅极绝缘层，6、屏蔽栅，7、栅极，8、第一夹断层，9、第二夹断层，10、第一源区，11、第二源区，12、第一源极金属层，13、第二源极金属层，14、栅极金属层，15、第一金属线，16、第二沟槽，17、栅极制作孔，18、第一金属通孔，19、沟槽；

100、第一阻挡层，101、第一离子注入孔；

200、第二阻挡层；

300、第三阻挡层；

400、第四阻挡层；

500、第五阻挡层，501、第一源极通孔，502、第二源极通孔；

600、第六阻挡层；

700、第七阻挡层；

800、第八阻挡层。

具体实施方式

现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

由于现有带有U型屏蔽栅的功率MOSFET的栅氧的耐压能力较差，加上U型屏蔽栅底部的电场较为集中，因此这种功率MOSFET的使用可靠性比较差。

基于此，如图1所示，本发明提供了一种碳化硅MOSFET，包括碳化硅衬底1，碳化硅衬底1的底面设有漏极金属层3，碳化硅衬底1的顶面设有漂移层2；漂移层2的内部设有屏蔽层4；漂移层2的顶面向下开设有沟槽19（沟槽19在附图3中显示），沟槽19向下延伸到屏蔽层4上，沟槽19的横向竖截面为U型状，沟槽19的底部高于屏蔽层4的底部；沟槽19内设有栅极绝缘层5，栅极绝缘层5上从下往上依次设有屏蔽栅6和栅极7，屏蔽栅6和栅极7间隔设置，屏蔽栅6的横向竖截面为U型状，栅极7的顶面设有栅极金属层14；

漂移层2的顶部设有第一夹断层8和第二夹断层9，第一夹断层8和第二夹断层9位于沟槽19两侧；第一夹断层8的右端设有第一源区10，第一源区10的顶部设有第一源极金属层12；第二夹断层9的左端设有第二源区11，第二源区11的顶面设有第二源极金属层13。

对于图1所示的碳化硅MOSFET，通过先设置屏蔽层4，以及在漂移层3和屏蔽层4上设置沟槽19，并在沟槽19中设置栅极绝缘层5，因此屏蔽层4是包裹部分栅极绝缘层5，从而形成PN结。在实际使用时，当U型的屏蔽栅6的底部集中有电场时，通过PN结能将栅极绝缘层5的耐压分担到屏蔽层4上，从而提高了采用U型的屏蔽栅6的功率MOSFET的栅极绝缘层5的耐压可靠性。

另外，本实施例中，屏蔽栅6与屏蔽层4之间的栅极绝缘层为U型状。在实际使用时，通过让屏蔽栅6与屏蔽层4之间的栅极绝缘层为U型状，一方面可以避免栅极绝缘层5底部的电场集中，从而可以提高栅极绝缘层5的耐压可靠性；另外一方面，通过让屏蔽栅6以及让屏蔽栅6与屏蔽层4之间的栅极绝缘层均为U型，能让栅极绝缘层5的外部电场分布更平缓，从而避免电场集中，提高栅氧的耐压可靠性。

具体地，本实施例中，碳化硅衬底1的导电类型和漂移层2的导电类型相同；第一源区10的顶面与第一夹断层8的顶面齐平，第二源区11的顶面与第二夹断层9的顶面齐平。

其中，由于第一夹断层8、第二夹断层9、第一源区10和第二源区11均是通过离子注入方式制作而成，具体地，第一夹断层8、第二夹断层9、第一源区10和第二源区11的掺杂类型如下：第一夹断层8和第二夹断层9为p型掺杂，第一源区10和第二源区11为n型掺杂；

第一夹断层8、第二夹断层9、第一源区10和第二源区11的掺杂浓度关系如下：第一夹断层8和第一夹断层9的掺杂浓度相同，第一源区10和第二源区11的掺杂浓度相同，第一源区11的掺杂浓度大于第一夹断层8的掺杂浓度，第一夹断层8的掺杂浓度大于漂移层2的掺杂浓度。

本实施例中，屏蔽栅6的材料可以依据实际需求设置，可以为多晶硅或者金属，当屏蔽栅6的材料为多晶硅时，会利于栅极绝缘层5的制作。

本实施例中，栅极7的材料、栅极金属层14的材料、第一源极金属层12的材料、第二源极金属层13的材料和漏极金属层3的材料可以依据实际需求选择，这里并不限制，本发明的改进点之一是通过设置屏蔽层4来包裹住栅极绝缘层5的底部，从而提高栅极绝缘层5的耐压性，进而提高器件的工作可靠性。

对于屏蔽层4，当其包裹住栅极绝缘层5的部分越多，则栅极绝缘层5的耐压性能越好，因此，本实施例中，在漂移层2和屏蔽层4上开设沟槽19后，屏蔽层4包括左屏蔽顶面和右屏蔽顶面，左屏蔽顶面和右屏蔽顶面均高于屏蔽栅6的顶面。但是当屏蔽层4包裹住栅极绝缘层5的部分越多时，相应地，需要在漂移层2中制作的屏蔽层4的厚度越厚，对应的，器件的制作时间会变长。

另外，本实施例中，第一源极金属层12通过第一金属线15与左屏蔽顶面电连接，第二源极金属层13通过第二金属线与右屏蔽顶面电连接。在实际使用时，通过让第一源极金属层12通过第一金属线15与左屏蔽顶面电连接、让第二源极金属层13通过第二金属线与右屏蔽顶面电连接可以形成寄生肖特基二极管，进而降低功率MOSFET的体二极管导通电压，减少功率MOSFET的导通压降。另外，第一金属线15和第二金属线的材料可以依据实际需求选择，这里不做限制。

另外，本实施例还提供了一种碳化硅MOSFET的制造方法，用于制作上述的碳化硅MOSFET，包括以下步骤：

S1：提供半导体器件，半导体器件包括漏极金属层3、碳化硅衬底1和漂移层2，漏极金属层3和漂移层2分别在碳化硅衬底1的底面和顶面；其中碳化硅衬底1和漂移层2的导电类型相同。

S2：参照图2，在漂移层2上制作第一阻挡层100，并在第一阻挡层100上开设第一离子注入孔101，通过第一离子注入孔101向漂移层2内注入离子从而在漂移层2内制作屏蔽层4，在屏蔽层4制作完成后，去除第一阻挡层100。

在实际使用时，第一离子注入孔101的宽度需要和屏蔽层4的宽度相匹配，第一离子注入孔101的位置需要在屏蔽层4的上方。另外步骤S2中注入离子所需要的能量依据屏蔽层4的深度设置，当屏蔽层4越深时，注入离子所需要的能量越多。

S3：参照图3，在漂移层2上制作第二阻挡层200，然后蚀刻第二阻挡层200、漂移层2和屏蔽层4，从而在漂移层2和屏蔽层4上形成沟槽19，沟槽19的横向竖截面为U型状，沟槽19的底部高于屏蔽层4的底部。

在实际使用时，蚀刻技术可以依据具体需求设置，这里并不限制。沟槽19用于制作栅极绝缘层5，需要说明的是本发明中的栅极绝缘层5包括第一栅极绝缘层51和第二栅极绝缘层52，其中第一栅极绝缘层51和第二栅极绝缘层52的制作在下述步骤进行说明。

S4：参照图4，通过干氧氧化工艺氧化沟槽19，在沟槽19内制作U型的第一栅极绝缘层50，第一栅极绝缘层50形成有开口朝上的第二沟槽16，第二沟槽16的横向竖截面为U型状。

在实际制作时，屏蔽层4至少包裹住第一栅极绝缘层50的底部。当屏蔽层4包裹住第一栅极绝缘层50的区域越多时，器件的栅极绝缘层5的耐压性会增加。

由于功率MOSFET对栅极绝缘层5的要求较高，因此通过干氧氧化工艺制作第一栅极绝缘层50。另外通过将第一栅极绝缘层50制作为U型状，一方面可以避免栅极底部的电场集中，从而可以提高栅极绝缘层5的耐压可靠性，另外一方面是为了和步骤S5中制作的U型的屏蔽栅6相匹配，能让栅极绝缘层5的外部电场分布更平缓，从而避免电场集中，提高栅氧的耐压可靠性。

S5：参照图5，在第二沟槽16内制作屏蔽栅6，屏蔽栅6的横向竖截面为U型状，屏蔽栅6的顶面低于第二沟槽16的开口。

在实际使用时，可以通过淀积工艺在第二沟槽16中制作屏蔽栅6。

S6：参照图6，通过干氧氧化工艺氧化第二沟槽16，在第二沟槽16内形成第二栅极绝缘层51，第二栅极绝缘层51的底面与屏蔽栅6的顶面接触，第二栅极绝缘层51制作完成后去除第二阻挡层200。

S7：参照图7，在漂移层2的顶面制作第三阻挡层300，蚀刻第三阻挡层300、第一栅极绝缘层50和第二栅极绝缘层51，在第一栅极绝缘层50和第二栅极绝缘层51上形成栅极制作孔17，栅极制作孔17的底面高于第二栅极绝缘层51的底面，栅极制作孔17的侧面与第一栅极绝缘层50的外侧面间隔设置。

S8：参照图8，在栅极制作孔17内制作栅极7，栅极7制作完成后去除第三阻挡层300；

S9：参照图9，先在漂移层2的顶面制作第四阻挡层400；然后蚀刻第四阻挡层400，分别在栅极7两侧形成第一夹断离子注入孔和第二夹断离子注入孔；接着通过第一离子注入孔和第二离子注入孔向漂移层2注入离子，从而在漂移层2上形成第一夹断层8和第二夹断层9，第一夹断层8和第二夹断层9在栅极7两侧，且第一夹断层8和栅极7通过第一栅极绝缘层50隔断，第二夹断层9和栅极7通过第一栅极绝缘层50隔断；最后去除第四阻挡层400。

其中，第一夹断层8和第二夹断层9的掺杂浓度相同，且为p型掺杂。

S10：参照图10，在漂移层2上制作第五阻挡层500，蚀刻第五阻挡层500，从而在第五阻挡层500上在第一夹断层8的右端对应处形成第一源极通孔501和在第五阻挡层500上在第二夹断层9的左端对应处形成第二源极通孔502；通过第一源极通孔501向第一夹断层8的右端注入离子，从而在第一夹断层8的右端形成第一源区10，通过第二源极通孔502向第二夹断层9的左端注入离子，从而在第二夹断层9的左端形成第二源区11；最后去除第五阻挡层500。

其中第一源区10和第二源区11的掺杂浓度相同，且大于第一夹断层8的掺杂浓度。

S11：参照图13，在第一源区10的顶面制作第一源极金属层12，在第二源区11的顶面制作第二源极金属层13。

具体地，先在漂移层2的顶面制作第七阻挡层700，然后蚀刻第七阻挡层700与第一源区10和第二源区11的对应区域，从而形成金属沉积孔，接着分别在两个金属沉积孔中沉积金属从而形成第一源极金属层12和第二源极金属层13；最后去除第七阻挡层700。

另外，在步骤S11中，在制作完第一源极金属层12和第二源极金属层13前，参照图11，先在漂移层2的顶面上制作第六阻挡层600；然后蚀刻第六阻挡层600、第一源区10、第二源区11、第一夹断层8、第二夹断层9和漂移层4，从而形成与屏蔽层4的左屏蔽顶面相通的第一金属通孔18和形成与屏蔽层4的右屏蔽顶面相通的第二金属通孔；参照图12接着在第一金属通孔14内淀积第一金属线15，在第二金属通孔内淀积第二金属线；在制作完第一源极金属层12和第二源极金属层13后，第一金属线15与第一源极金属层12电连接，第二金属线与第二源极金属层13电连接；最后去除第六阻挡层600。

在实际使用时，第一源极金属层12通过第一金属线15与屏蔽层4的左屏蔽顶面形成了寄生肖特基二极管，进而降低MOSFET的体二极管导通电压，减少MOSFET的导通压降。

S12：参照图14，在栅极7的顶面制作栅极金属层14。

具体地，先在漂移层2的顶面制作第八阻挡层800，然后蚀刻第八阻挡层800与栅极7的对应区域，从而形成栅极金属沉积孔，接着在栅极金属沉积孔中淀积栅极金属形成栅极金属层14；最后去除第八阻挡层800。

对于本发明制作方法制作的MOSFET，通过让屏蔽层4包裹住栅极绝缘层5的下部，从而构建PN结，能将栅极绝缘层5的耐压分担到屏蔽层4上，从而提高了采用U型屏蔽栅6的功率MOSFET的栅极绝缘层的耐压可靠性；

其次通过让栅极绝缘层5的第一栅极绝缘层50为U型形状，可以避免栅极底部的电场集中，从而可以提高栅极绝缘层5的耐压可靠性；

另外通过让屏蔽栅6与第一栅极绝缘层50的形状均为U型，能让栅极绝缘层5的外部电场分布更平缓，从而避免电场集中，提高栅氧的耐压可靠性；

最后通过让屏蔽层4的左屏蔽顶面与第一源极金属层12电连接和通过让屏蔽层的右屏蔽顶面与第二源极金属层13电连接，从而可以形成寄生肖特基二极管，进而降低MOSFET的体二极管导通电压，减少MOSFET的导通压降。

上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (9)

1.一种碳化硅MOSFET，包括碳化硅衬底，所述碳化硅衬底的底面设有漏极金属层，所述碳化硅衬底的顶面设有漂移层；其特征在于，所述漂移层的内部设有屏蔽层；所述漂移层的顶面向下开设有沟槽，所述沟槽向下延伸到所述屏蔽层上，所述沟槽的横向竖截面为U型状，所述沟槽的底部高于所述屏蔽层的底部；所述沟槽内设有栅极绝缘层，所述栅极绝缘层上从下往上依次设有屏蔽栅和栅极，所述屏蔽栅和栅极间隔设置，所述屏蔽栅的横向竖截面为U型状，所述栅极的顶面设有栅极金属层；

所述漂移层的顶部设有第一夹断层和第二夹断层，所述第一夹断层和第二夹断层位于所述沟槽两侧；所述第一夹断层的右端设有第一源区，所述第一源区的顶部设有第一源极金属层；所述第二夹断层的左端设有第二源区，所述第二源区的顶面设有第二源极金属层。

2.根据权利要求1所述的一种碳化硅MOSFET，其特征在于，所述第一源区的顶面与所述第一夹断层的顶面齐平，所述第二源区的顶面与所述第二夹断层的顶面齐平。

3.根据权利要求1所述的一种碳化硅MOSFET，其特征在于，所述碳化硅衬底的导电类型和漂移层的导电类型相同。

4.根据权利要求1所述的一种碳化硅MOSFET，其特征在于，所述第一夹断层和第二夹断层为p型掺杂，且掺杂浓度相同；所述第一源区和第二源区为n型掺杂，且掺杂浓度相同；所述第一源区的掺杂浓度大于第一夹断层的掺杂浓度，所述第一夹断层的掺杂浓度大于所述漂移层的掺杂浓度。

5.根据权利要求1所述的一种碳化硅MOSFET，其特征在于，在所述屏蔽层上开设所述沟槽后，所述屏蔽层包括左屏蔽顶面和右屏蔽顶面，所述左屏蔽顶面和右屏蔽顶面均高于所述屏蔽栅的顶面。

6.根据权利要求5所述的一种碳化硅MOSFET，其特征在于，所述第一源极金属层通过第一金属线与所述左屏蔽顶面电连接，所述第二源极金属层通过第二金属线与所述右屏蔽顶面电连接。

7.根据权利要求1所述的一种碳化硅MOSFET，其特征在于，所述屏蔽栅与所述屏蔽层之间的栅极绝缘层为U型状。

8.一种碳化硅MOSFET的制造方法，其特征在于，包括以下步骤：

S1：提供半导体器件，所述半导体器件包括漏极金属层、碳化硅衬底和漂移层，所述漏极金属层和漂移层分别在碳化硅衬底的底面和顶面；

S2：在所述漂移层上制作第一阻挡层，并在所述第一阻挡层上开设第一离子注入孔，通过所述第一离子注入孔向所述漂移层内注入离子从而在所述漂移层内制作屏蔽层，在所述屏蔽层制作完成后，去除所述第一阻挡层；

S3：在所述漂移层上制作第二阻挡层，然后蚀刻所述第二阻挡层、漂移层和屏蔽层，从而在所述漂移层和屏蔽层上形成沟槽，所述沟槽的横向竖截面为U型状，所述沟槽的底部高于所述屏蔽层的底部；

S4：通过干氧氧化工艺氧化所述沟槽，在所述沟槽内制作U型的第一栅极绝缘层，所述第一栅极绝缘层形成有开口朝上的第二沟槽，所述第二沟槽的横向竖截面为U型状；

S5：在所述第二沟槽内制作屏蔽栅，所述屏蔽栅的横向竖截面为U型状，所述屏蔽栅的顶面低于所述第二沟槽的开口；

S6：通过干氧氧化工艺氧化所述第二沟槽，在所述第二沟槽内形成第二栅极绝缘层，所述第二栅极绝缘层的底面与所述屏蔽栅的顶面接触，所述第二栅极绝缘层制作完成后去除所述第二阻挡层；

S7：在所述漂移层的顶面制作第三阻挡层，蚀刻所述第三阻挡层、第一栅级绝缘层和第二栅极绝缘层，在所述第一栅极绝缘层和第二栅极绝缘层上形成栅极制作孔，所述栅极制作孔的底面高于所述第二栅极绝缘层的底面，所述栅极制作孔的侧面与所述第一栅极绝缘层的外侧面间隔设置；

S8：在所述栅极制作孔内制作栅极，所述栅极制作完成后去除所述第三阻挡层；

S9：先在所述漂移层的顶面制作第四阻挡层；然后蚀刻所述第四阻挡层，分别在所述栅极两侧形成第一夹断离子注入孔和第二夹断离子注入孔；接着通过第一离子注入孔和第二离子注入孔向所述漂移层注入离子，从而在所述漂移层上形成第一夹断层和第二夹断层，所述第一夹断层和第二夹断层在所述栅极两侧，且所述第一夹断层和栅极通过所述第一栅极绝缘层隔断，所述第二夹断层和所述栅极通过所述第一栅极绝缘层隔断；最后去除所述第四阻挡层；

S10：在所述漂移层上制作第五阻挡层，蚀刻所述第五阻挡层，从而在所述第五阻挡层上与所述第一夹断层的右端对应处形成第一源极通孔和在所述第五阻挡层上与所述第二夹断层的左端对应处形成第二源极通孔；通过第一源极通孔向所述第一夹断层的右端注入离子，从而在所述第一夹断层的右端形成第一源区，通过第二源极通孔向第二夹断层的左端注入离子，从而在所述第二夹断层的左端形成第二源区；最后去除所述第五阻挡层；

S11：在所述第一源区的顶面制作第一源极金属层，在所述第二源区的顶面制作第二源极金属层；

S12：在所述栅极的顶面制作栅极金属层。

9.根据权利要求8所述的一种碳化硅MOSFET的制造方法，其特征在于，在步骤S11中，在制作完第一源极金属层和第二源极金属层前，先在所述漂移层的顶面上制作第六阻挡层；然后蚀刻所述第六阻挡层、第一源区、第二源区、第一夹断层、第二夹断层和漂移层，从而形成与所述屏蔽层的左屏蔽顶面相通的第一金属通孔和形成与所述屏蔽层的右屏蔽顶面相通的第二金属通孔；接着在所述第一金属通孔内淀积第一金属线，所述第一金属线与所述左屏蔽顶面电连接，在所述第二金属通孔内淀积第二金属线，所述第二金属线与所述右屏蔽顶面电连接，最后去除所述第六阻挡层，在制作完第一源极金属层和第二源极金属层后，所述第一金属线与所述第一源极金属层电连接，所述第二金属线与所述第二源极金属层电连接。

Images