CN111200022A - 具有集成的肖特基结的SiC功率半导体器件 - Google Patents

具有集成的肖特基结的SiC功率半导体器件 Download PDF

Info

Publication number
CN111200022A
CN111200022A CN201911119708.8A CN201911119708A CN111200022A CN 111200022 A CN111200022 A CN 111200022A CN 201911119708 A CN201911119708 A CN 201911119708A CN 111200022 A CN111200022 A CN 111200022A
Authority
CN
China
Prior art keywords
trenches
trench
semiconductor device
region
subset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911119708.8A
Other languages
English (en)
Other versions
CN111200022B (zh
Inventor
C.莱恩德茨
R.埃斯特夫
A.毛德
A.迈泽
B.齐佩利乌斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/193,161 external-priority patent/US10903322B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111200022A publication Critical patent/CN111200022A/zh
Application granted granted Critical
Publication of CN111200022B publication Critical patent/CN111200022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了具有集成的肖特基结的SiC功率半导体器件。提供了SiC器件和对应的制造方法的实施例。在一些实施例中，SiC器件具有在一些栅极沟槽的底部处的屏蔽区以及与在其他栅极沟槽的底部处的SiC材料一起形成的非线性结。在其他实施例中，SiC器件具有在栅极沟槽的底部处并且被布置成行的屏蔽区，所述行在与沟槽的纵向延伸横切的方向上延伸。在又其他实施例中，SiC器件具有屏蔽区和非线性结，并且其中屏蔽区被布置成行，所述行在与沟槽的纵向延伸横切的方向上延伸。

Description

具有集成的肖特基结的SiC功率半导体器件
技术领域
本发明涉及具有集成的肖特基结的SiC功率半导体器件。
背景技术
功率MOSFET器件通常具有集成的体二极管。这包括基于Si和SiC的功率MOSFET器件。双极型SiC二极管的正向压降（约2.7V至4V）大幅高于双极型Si二极管的正向压降（约0.7V至1V），这转化为增加的二极管导通损耗。虽然通常接通处于反向导通模式的功率MOSFET的沟道以减小导通损耗，但是在过渡阶段中需要死区时间，其中沟道不能传导。死区时间通常尽可能多地最小化，但死区时间的长度也与应用领域有关。例如，在低压DC/DC转换器的同步整流阶段中，死区时间可以低至50至100ns，但对于高压电机驱动的应用来说，可以达到1至2μs。在较大开关频率下运行的应用生成较大量的二极管导通损耗。总的来说，与体二极管相关的损耗可以显著变化。特别是对于在相对高的开关频率下使用的低压功率MOSFET器件来说，损耗可能很大，以至于可以提供肖特基二极管或MGD（MOS栅控二极管）来降低由于这样的器件的较低正向电压所引起的损耗。
另外，SiC MOSFET器件的体二极管可以被视为双极型器件，其操作可以引起双极衰退效应。衰退由于复合能量引起，该复合能量被转移到晶体并且可能导致晶体的重新配置或造成剩余的基面位错的增长。重新配置的区域可能变得更具电阻性，从而改变了器件的特性。诸如肖特基二极管的单极二极管的集成可以防止这样的衰退机制，只要单极型二极管可以通过器件传导标称电流即可。
因此，需要一种基于SiC的功率半导体器件，其具有集成的体二极管但具有减小的导通损耗和减小的双极衰退。
发明内容
根据半导体器件的实施例，半导体器件包括：第一导电类型的SiC材料；延伸到SiC材料中的多个沟槽，每个沟槽具有相对的侧壁和底部；形成在沟槽的下部中的第一电极；形成在沟槽的上部中并与第一电极和SiC材料绝缘的第二电极；与每个沟槽的相对侧壁邻近的第二导电类型的体区，其中导电沟道被配置成沿着沟槽的相对侧壁在体区中形成；在体区上方并且与每个沟槽的相对侧壁邻近的第一导电类型的源极区；在沟槽的第一子集的底部处的第二导电类型的屏蔽区，每个屏蔽区通过沟槽的第一子集的底部处的绝缘材料中的开口电连接到对应的第一电极；以及与不同于第一子集的沟槽的第二子集的底部处的SiC材料一起形成的非线性结。
沟槽中的每个可以是条带状的，并且可以沿对应于沟槽的主延伸方向的纵向（lengthwise）延伸进行延伸。在这种情况下，沟槽在俯视图中可以具有细长矩形的形状。相邻沟槽的纵向延伸可以平行地延伸。然而，也可以可能的是，沟槽在俯视图中具有四边形、六边形或圆形形状。
可以在沟槽的第二子集的底部处在SiC材料和第一电极之间形成非线性结。非线性结可以是二极管，诸如例如pn二极管或肖特基二极管。
单独地或组合地，形成在沟槽的下部中的第一电极可以包括高导电材料（例如，具有10-4 S/cm以上的导电率）。例如，形成在沟槽的下部中的第一电极可以包括半导体材料或金属。在一些实施例中，半导体材料可以是掺杂的多晶硅。
单独地或组合地，可以在沟槽的第二子集中的第一电极下方形成金属，非线性结是肖特基结，并且在沟槽的第二子集的底部处在SiC材料和所述金属之间形成肖特基结。此处和下文中，金属可以是元素金属或金属合金。
单独地或组合地，第一电极可以例如经由欧姆接触来接触沟槽的第一子集的底部处的屏蔽区。
单独地或组合地，可以在沟槽的第一子集中的第一电极下方形成金属，并且金属可以接触沟槽的第一子集的底部处的屏蔽区。
单独地或组合地，屏蔽区和非线性结可以以交替的方式布置在多个沟槽下方。在一些实施例中，屏蔽区仅布置在沟槽的第一子集的底部处，并且非线性结仅布置在沟槽的第二子集的底部处。在这种情况下，屏蔽区和非线性结可以沿与沟槽的侧壁横切（transverse）（例如，在条带状沟槽的情况下，与纵向延伸横切）（例如，以至少40°且至多140°的角度）的方向交替。在其他实施例中，屏蔽区和非线性结中的至少一个可以布置在沟槽的第一子集的底部处以及在沟槽的第二子集的底部处。在这种情况下，屏蔽区和非线性结可以至少沿平行于沟槽底部的方向（例如，在条带状沟槽的情况下，沿纵向延伸）交替。另外，屏蔽区和非线性结也可以沿沟槽之一、特别是沿纵向延伸交替。
单独地或组合地，屏蔽区可以布置在栅格的拐角处，和/或屏蔽区可以形成栅格的一部分。例如，屏蔽区和沟槽可以布置成栅格，或者仅屏蔽区可以布置成栅格。可能的是屏蔽区具有与沟槽不同的间距。沟槽（屏蔽区）的间距可以是相邻沟槽（相邻屏蔽区）的中心距。栅格的网格可以是矩形的或可以具有菱形形状。
单独地或组合地，屏蔽区可以按平行于沟槽延伸的线而彼此平行地延伸。在一些实施例中，屏蔽区可以沿整个沟槽延伸。可以以一对一的方式将每个屏蔽区分配给沟槽的第一子集的沟槽之一。
单独地或组合地，可以在屏蔽区中的邻近那些之间的沟槽的底部处（例如，沟槽的第一子集中的沟槽的底部处）存在绝缘材料。
单独地或组合地，屏蔽区中的一些可以被分段，而屏蔽区中的其他那些可以在沟槽的长度上是连续的。屏蔽区可以布置在沟槽的第一子集的底部处以及在沟槽的第二子集的底部处。例如，分段的屏蔽区可以布置在沟槽的第二子集的底部处，并且连续的屏蔽区可以布置在沟槽的第一子集的底部处。在此上下文中的“连续的”可以意味着屏蔽区在沟槽的纵向延伸中沿沟槽的至少90％延伸。“分段”可以意味着多个屏蔽区布置在每个沟槽的底部处，其中一个沟槽的屏蔽区不通过屏蔽区的部分而互连。在后一种情况下，相邻沟槽的屏蔽区可以互连。
单独地或组合地，屏蔽区可以布置成行，所述行在与沟槽的纵向延伸横切（例如，以至少40°且至多140°的角度）的方向上延伸。
根据半导体器件的另一实施例，半导体器件包括：第一导电类型的SiC材料；延伸到SiC材料中的多个沟槽，每个沟槽具有相对的侧壁和底部；形成在沟槽的下部中的第一电极；形成在沟槽的上部中并与第一电极和SiC材料绝缘的第二电极；与每个沟槽的相对侧壁邻近的第二导电类型的体区，其中导电沟道被配置成沿着沟槽的相对侧壁在体区中形成；在体区上方并且与每个沟槽的相对侧壁邻近的第一导电类型的源极区；以及在沟槽的底部处并通过沟槽的底部处的绝缘材料中的开口电连接到对应的第一电极的第二导电类型的屏蔽区，其中屏蔽区布置成行，所述行在与沟槽的纵向延伸横切的方向上延伸。
可以在屏蔽区的邻近行之间的沟槽的底部处存在绝缘材料。
单独地或组合地，半导体器件还可以包括与沟槽的底部处的SiC材料一起形成的非线性结。
单独地或组合地，可以在沟槽中的第一电极下方形成金属，非线性结是肖特基结，并且在沟槽的底部处在SiC材料和所述金属之间形成肖特基结。
单独地或组合地，绝缘材料可以存在于屏蔽区的邻近行之间的沟槽的底部处，以通过绝缘材料将同一沟槽中的非线性结分成彼此分开的多个非线性结分段。
单独地或组合地，屏蔽区可以在沟槽的长度上是连续的。
单独地或组合地，屏蔽区的行可以在与沟槽的纵向延伸正交或几乎正交的方向上延伸。
根据半导体器件的另一实施例，半导体器件包括：第一导电类型的SiC材料；延伸到SiC材料的第一主表面中并且具有侧壁和底部的栅极沟槽；形成在栅极沟槽的下部中的掩埋电极；形成在栅极沟槽的上部中并与掩埋电极和SiC材料绝缘的栅极电极；与栅极沟槽的侧壁邻近的第二导电类型的体区，其中导电沟道被配置成沿着栅极沟槽的侧壁在体区中形成；在体区上方并且与栅极沟槽的侧壁邻近的第一导电类型的源极区；以及在栅极沟槽的底部处与掩埋电极接触的第二导电类型的屏蔽区，其中掩埋电极在栅极沟槽的下部中的侧壁处与SiC材料接触以形成肖特基结。
半导体器件还可以包括接触沟槽，所述接触沟槽延伸到SiC材料的第一主表面中并且在与栅极沟槽的纵向延伸方向横切的方向上纵向延伸，其中接触沟槽填充有材料，所述材料在SiC材料的第一主表面处提供用于掩埋电极的接触点。
单独地或组合地，掩埋电极的材料可以延伸到与栅极沟槽邻近的SiC材料的第一主表面。
单独地或组合地，半导体器件还可以包括延伸通过源极区并且延伸到体区中的第二导电类型的接触区，其中所述接触区比体区更重地掺杂。第二导电类型的接触区可以在与栅极沟槽相同的纵向方向上延伸。可替换地，第二导电类型的接触区可以在与栅极沟槽的纵向延伸横切的第一方向上纵向延伸。
本领域技术人员在阅读下面的详细描述并且在查看附图的时候将认识到附加的特征和优点。
附图说明
附图的元素不一定是相对于彼此按比例的。相同的参考标号指定对应的类似部件。可以组合各种图示的实施例的特征，除非它们彼此排斥。实施例在附图中被描绘并且在以下的描述中被详述。
图1图示具有在SiC材料中形成的屏蔽区的半导体器件的实施例的局部顶部平面图。
图2图示沿图1中标记为A-A’的线的半导体器件的截面图。
图3图示沿图1中标记为B-B’的线的半导体器件的截面图。
图4图示沿图1中标记为C-C’的线的半导体器件的截面图。
图5图示布局的实施例，其中屏蔽区被布置成行，所述行在与包括在器件中的栅极沟槽的纵向延伸横切的方向上延伸。
图6图示布局的另一实施例，其中屏蔽区被布置成行，所述行在与包括在器件中的栅极沟槽的纵向延伸横切的方向上延伸。
图7至图11图示具有在SiC材料中形成的屏蔽区和非线性结的半导体器件的实施例的相应局部截面图。
图12至14图示结合基于SiC的半导体器件的非线性结布局的屏蔽区布局的不同实施例的相应局部自顶向下平面图。
图15图示结合基于SiC的半导体器件的非线形结布局的屏蔽区布局的另一实施例的相应局部自顶向下平面图。
图16图示具有在SiC材料中形成的屏蔽区的半导体器件的另一实施例的部分顶部平面图。
图17图示沿着图16中标记为D-D’的线的半导体器件的截面图。
图18图示沿着图16中标记为E-E’ 的线的半导体器件的截面图。
图19图示具有在SiC材料中形成的屏蔽区的半导体器件的另一实施例的部分顶部平面图。
具体实施方式
本文描述的实施例可以提供具有减小的导通损耗和减小的双极衰退的基于SiC的功率半导体器件。在一些实施例中，SiC器件具有在一些栅极沟槽的底部处的屏蔽区以及与在其他栅极沟槽的底部处的SiC材料一起形成的非线性结。在其他实施例中，SiC器件具有在栅极沟槽的底部处并且布置成行的屏蔽区，所述行在与栅极沟槽的纵向延伸横切的方向上延伸。在又其他实施例中，SiC器件具有屏蔽区和非线性结，并且屏蔽区被布置成行，所述行在与栅极沟槽的纵向延伸横切的方向上延伸。
图1图示半导体器件的实施例的局部顶部平面图。图2图示沿图1中标记为A-A'的线的半导体器件的截面图。图3图示沿图1中标记为B-B'的线的半导体器件的截面图。图4图示沿图1中标记为C-C'的线的半导体器件的截面图。半导体器件可以是诸如功率MOSFET的功率半导体器件。
半导体器件包括第一导电类型的SiC材料100。SiC材料100可以包括生长在衬底（未示出和/或在外延生长之后被去除）上的一个或多个SiC外延层。在n沟道功率MOSFET的情况下，SiC材料100具有n型本底掺杂。在p沟道功率MOSFET的情况下，SiC材料100具有p型本底掺杂。
栅极沟槽102延伸到SiC材料100中，每个栅极沟槽102具有相对的侧壁104和底部106。SiC材料100的台面108存在于栅极沟槽102中的邻近栅极沟槽102之间。掩埋电极110形成在栅极沟槽102的下部中。例如，在功率MOSFET器件的情况下，掩埋电极110可以电连接到源极电位。栅极电极112形成在栅极沟槽102的上部中。掩埋电极110和栅极电极112是导电的，并且可以由诸如p+多晶硅的掺杂多晶硅、由金属等形成。每个栅极电极112通过诸如场氧化物的绝缘材料114与下面的掩埋电极110绝缘。栅极电极112还通过栅极电介质116与SiC材料100绝缘。场电介质114和栅极电介质116可以包括相同或不同的材料。例如，场电介质114可以是较厚的氧化物，而栅极电介质116可以是较薄的氧化物。
第二导电类型的体区118形成在邻近每个栅极沟槽102的相对侧壁104的SiC台面108中。在向栅极电极112施加合适的栅极电压的时候，导电沟道沿着给相邻栅极沟槽102的邻近侧壁104镶嵌衬里的栅极电介质116而形成在体区118中。第一导电类型的源极区120形成在SiC台面108中的体区118上方并邻近每个栅极沟槽102的相对侧壁104。在n沟道功率MOSFET的情况下，体区118具有p型导电性，并且源极区120具有n型导电性。在p沟道功率MOSFET的情况下，体区118具有n型导电性，并且源极区120具有p型导电性。
第二导电类型的沟道接触区（在视图外）可以形成在每个体区118上方、在与对应的源极区120不同的SiC台面108的部分中。沟道接触区比体区118更重地掺杂，并且在上覆的源极金属层122和体区118之间提供欧姆连接。图1中仅示出了源极金属层122的轮廓，以免阻挡在源极金属层122以下的器件的其他区。源极区120与源极金属层122欧姆连接。在上覆的源极金属层122和沟道接触区以及源极区120之间延伸的导电接触部124完成相应的欧姆连接。施加到栅极电极112的信号控制体区118的导电状态，由此控制在SiC材料100中形成的下面的电流分布层126和源极区120之间的电流流动。在电流分布层126以下在SiC材料100中形成漂移区128。半导体器件的漏极/集电极区在漂移区128以方，并且为了便于说明而未示出。
半导体器件还包括在栅极沟槽102的第一子集的底部106处的第二导电类型的屏蔽区130。每个屏蔽区130通过栅极沟槽102的第一子集的底部106处的绝缘材料114中的开口132电连接到栅极沟槽102的第一子集的下部中的对应掩埋电极110。例如，屏蔽区130可以与栅极沟槽102的第一子集的底部106处的掩埋电极110直接接触。在其他情况下，可以在掩埋电极110和相应的屏蔽区130之间提供金属或其他类型的导电材料。在每种情况下，屏蔽区130处于与掩埋电极110相同的电位处。掩埋电极110和屏蔽区130可以通过导电接触部124电连接到源极金属层122，所述导电接触部124通过层间电介质136从源极金属层122延伸到掩埋电极110，例如如图3所示。在图1中未示出层间电介质136，以免阻挡在层间电介质136以下的器件的其他区。包括在半导体器件中的掩埋电极110和屏蔽区130可以替代地电连接到与源极电位不同的电位。
当经由对施加到栅极电极112的信号的适当控制关断半导体器件时，屏蔽区130处于适合于在SiC材料100中建立（build-up）正电压的源极（或其他）电位处。屏蔽区130和SiC材料100具有相反的导电类型，并且在这些相反掺杂的区之间建立阻断电压。屏蔽区130耗尽栅极沟槽102的底部106附近的全部或大部分相反掺杂SiC材料100，从而保护栅极电介质116免受栅极沟槽102和SiC材料100之间的界面处的过量电场的影响。也就是说，屏蔽区130吸收在半导体器件的阻断操作期间在相反掺杂SiC材料100中建立的大部分电场。在诸如SiC器件的宽带半导体器件中，在宽带半导体材料100中建立的电场与栅极电介质116的最大允许电场大致处于相同的水平。设置在栅极沟槽102的第一子集的底部106处的屏蔽区130防止栅极电介质116的过度应力，从而确保可靠的操作。
屏蔽区130可以被布置在栅格的拐角处，和/或屏蔽区130可以形成栅格的一部分。例如，屏蔽区130和栅极沟槽102可以布置成栅格，或者仅屏蔽区130可以布置成栅格。屏蔽区130可以具有与栅极沟槽102相同或不同的间距，其中栅极沟槽102（或屏蔽区130）的间距可以是相邻沟槽102（或相邻屏蔽区130）的中心距。栅格的网格可以是矩形的或可以具有菱形形状。
可以在每个第二栅极沟槽102、每个第三栅极沟槽102等的底部处设置屏蔽区130。屏蔽区130的布局可以独立于栅极沟槽间距而形成，例如通过在沟槽结构的区中提供用于屏蔽区注入的掩模层。深注入工艺是利用掩模层执行的。在一个实施例中，使用多层外延工艺。例如，可以形成第一外延层，接着是屏蔽区注入（例如，在n沟道器件的情况下为p型掺杂剂种类，或在p沟道器件的情况下为n型掺杂剂种类），接着是形成另一外延层，以避免在半导体器件的正面处的掺杂剂拖尾（tailing）。朝向器件的正面的掺杂剂拖尾可以影响器件性能，例如通过抑制反型沟道，所述继而减小沟道宽度。在另一实施例中，形成完整的外延结构，然后执行屏蔽区注入。用于形成屏蔽区130的掺杂剂种类可以通过栅极沟槽102的底部106注入到SiC材料100中。在这种情况下，在每两个、三个等栅极沟槽102的底部处的绝缘材料114可以被打开以用于屏蔽区注入，接着是在掩埋电极110或栅极沟槽102的底部104处的其他材料与注入的屏蔽区130之间形成接触部。在另一实施例中，用于形成屏蔽区130的掺杂剂种类可以在形成栅极沟槽102之前被注入到SiC材料100中。用于SiC的典型p型掺杂剂种类包括铍、硼、铝和镓。用于SiC的典型n型掺杂剂种类包括氮和磷。其他类型的掺杂剂种类可以用于形成屏蔽区130。
屏蔽区130可以如图4所示在栅极沟槽102的纵向方向上变化。图4是沿图1中标记为C-C'的线的半导体器件的截面图，所述线是沿一个栅极沟槽102的纵向方向的。根据该实施例，屏蔽区130按平行于栅极沟槽102延伸的线彼此平行地延伸。根据该实施例，绝缘材料114存在于栅极沟槽102的底部106处、在屏蔽区130中的邻近屏蔽区130之间，从而通过留在栅极沟槽102的底部106中的绝缘材料114有效地将屏蔽区130彼此隔离。
图5图示用于屏蔽区130的布局的实施例，其中屏蔽区130被布置成行200，所述行在与栅极沟槽102的纵向延伸（y）横切的方向（x）上延伸。仅为了便于说明在图5中示出了屏蔽区130的两行200。半导体器件可以包括屏蔽区130的任何期望数量的行200。屏蔽区130的布置独立于栅极沟槽间距，从而避免屏蔽区130和栅极沟槽102之间的未对准（misalignment）问题。在一个实施例中，其中屏蔽区130的行200延伸的方向（x）与栅极沟槽102的纵向延伸（y）正交或几乎正交。如本文中使用的术语“几乎正交”意味着屏蔽区130的行200可以例如由于工艺容差而与栅极沟槽102的纵向延伸（y）不精确地正交延伸。
如图5所示，屏蔽区130可以是在栅极沟槽102的长度上连续的。可替换地，屏蔽区130中的至少一些可以在对应的栅极沟槽102的长度上被分段。在分段的屏蔽区130的情况下，绝缘材料114可以存在于栅极沟槽102的底部106处、在屏蔽区130的邻近行200之间，例如如图3所示。在任一种情况下，在图5图示的实施例中，在形成栅极沟槽102之前将用于形成屏蔽区130的掺杂剂种类注入到SiC材料100中。
图6图示用于屏蔽区130的布局的另一实施例，其中屏蔽区130被布置成行300，所述行在与栅极沟槽102的纵向延伸（y）横切的方向（z）上延伸。仅为了便于说明在图6中示出了屏蔽区130的两行300。半导体器件可以包括屏蔽区130的任何期望数量的行300。图6中所示的实施例类似于图5中所示的实施例。然而，不同的是，屏蔽区130的行300在与栅极沟槽102的纵向延伸（y）横切但不与之正交或几乎正交的方向（z）上延伸。屏蔽区130的行300和栅极沟槽102之间的横切角（α）可以由用于形成屏蔽区130的注入掩模来确定。与图5中的实施例类似，在形成栅极沟槽102之前将用于形成图6中图示的屏蔽区130的行300的掺杂剂种类注入到SiC材料100中。
图7图示半导体器件的另一实施例的局部截面图，该半导体器件具有在栅极沟槽102的第一子集的底部106处形成的第二导电类型的屏蔽区130。图7所示的实施例类似于图1-4中所示的实施例，并且是沿如图2中所示的相同的截面线A-A'截取的。然而，不同的是，半导体器件还包括非线性结400，其与在不同于第一子集的栅极沟槽102的第二子集的底部106处的SiC材料100一起形成。与具有对称响应的欧姆结相反，非线性结400具有针对电场的不对称的响应。
非线性结400可以通过从栅极沟槽102的第二子集的底部106去除绝缘材料114然后在沟槽底部106中沉积掩埋电极材料或金属来形成，所述掩埋电极材料或金属接触暴露的SiC材料100。屏蔽区130和非线性结400可以以交替的方式布置在栅极沟槽102的下方。
根据图7所示的实施例，在栅极沟槽102的第二子集的底部106处的掩埋电极110的下方形成诸如Ti、TiN、Ti/TiN、Mo、MoN、WN等的金属402，非线性结400是肖特基结，并且肖特基结400形成在栅极沟槽102的第二子集的底部106处的金属402和SiC材料100之间。形成在栅极沟槽102的下部中的掩埋电极110可以包括掺杂的多晶硅或金属，如在本文中先前所描述的。可以在栅极沟槽102的第一子集中的掩埋电极110下方形成相同或不同的金属402，使得屏蔽区130与在栅极沟槽102的第一子集的底部106处的金属402接触。
可以通过如下来在具有下面的非线性结400的栅极沟槽102中形成栅极电极112：凹进用于形成掩埋电极110的诸如掺杂的多晶硅或金属的导电材料、在凹进的掩埋电极材料之上形成中间氧化物、在沟槽侧壁104上形成栅极电介质114、然后在掩埋电极110上方形成栅极电极112。非线性结400在正常操作中克服SiC的双极模式/作用，从而有效地将单极肖特基二极管集成到半导体器件中。由于非线性结400被形成在栅极沟槽底部106处，所以也避免了对准问题。
图8图示半导体器件的另一实施例的局部截面图，该半导体器件具有在SiC材料100中形成的第二导电类型的屏蔽区130和非线性结400。图8所示的实施例类似于图7所示的实施例。然而，不同的是，在栅极沟槽102的第一子集的底部106处形成的屏蔽区130与对应掩埋电极110接触。根据该实施例，在栅极沟槽的第一子集中的掩埋电极和下面的屏蔽区之间没有设置金属。
图9图示半导体器件的另一实施例的局部截面图，该半导体器件具有在SiC材料100中形成的第二导电类型的屏蔽区130和非线性结400。图9所示的实施例类似于图8所示的实施例。然而，不同的是，非线性结400形成在栅极沟槽102的第二子集的底部106处的对应掩埋电极110和SiC材料100之间。根据该实施例，在栅极沟槽102的第一子集中的掩埋电极110与下面的屏蔽区130之间没有设置金属，并且在栅极沟槽102的第二子集中的掩埋电极110与下面的非线性结400之间没有设置金属。在一个实施例中，掩埋电极材料是p+多晶硅，其与n掺杂SiC一起形成肖特基结。对于没有下面的屏蔽区130的栅极沟槽102，期望掩埋电极110（例如掺杂的多晶硅或金属）与p型SiC之间的良好的欧姆接触。在SiC材料100内、在屏蔽区130和相反掺杂漂移区128之间形成pn二极管或肖特基二极管。
图10和11图示半导体器件的另外的实施例的相应局部截面图，该半导体器件具有在SiC材料100中形成的第二导电类型的屏蔽区130和非线性结400。图10和图11中示出的实施例类似于图1-4中所示的实施例，并且是沿如图4中的相同的截面线C-C'截取的。在图10中，在栅极沟槽102的第二子集的底部106处的掩埋电极110的下方形成金属402。根据该实施例，非线性结400是在栅极沟槽102的第二子集的底部106处的金属402和SiC材料100之间形成的肖特基结。非线性结400可以通过从栅极沟槽102的第二子集的底部106去除绝缘材料114并在沉积掩埋电极材料之前将金属402沉积在沟槽底部106中来形成。在图11中，从栅极沟槽102的第二子集的底部106省略了金属。根据该实施例，非线性结400形成在栅极沟槽102的第二子集的下部中的对应掩埋电极110和SiC材料100之间。非线性结400可以通过将掩埋电极材料沉积在栅极沟槽102的第二子集的下部中而不首先在沟槽底部106上沉积金属来形成，使得栅极沟槽102的第二子集中的掩埋电极110与暴露的SiC材料100接触。
图12至14图示结合非线性结布局的屏蔽区布局的不同实施例的相应局部自顶向下平面图。相对于栅极沟槽102示出了布局，但是未示出栅极沟槽102的内容，使得屏蔽区130和非线性结400是可见的。
在图12中，屏蔽区130被分段并且按线彼此平行地延伸，所述线与栅极沟槽102以及与栅极沟槽102的底部106处的SiC材料100一起形成的非线性结400平行延伸。在图13中，屏蔽区130中的一些被分段，而屏蔽区130中的其他一些在栅极沟槽102的长度上是连续的。形成在连续屏蔽区130下方的非线性结400在图13中的视图外。在图14中，分段的屏蔽区130是以棋盘状图案布置的。在图12至14中图示的每个实施例中，可以通过在沟槽结构的区中提供用于屏蔽区注入的掩模层来形成屏蔽区布局。利用掩模层来执行深注入工艺。如本文中先前所描述的，可以使用多层或单层外延工艺来形成屏蔽区130被形成在其中的SiC材料100。
图15图示结合非线性结布局的屏蔽区布局的另一实施例的局部自顶向下平面图。根据该实施例，绝缘材料114存在于屏蔽区130的邻近行500之间的栅极沟槽102的底部106处，以通过绝缘材料114将同一栅极沟槽102中的非线性结400分成彼此分开的多个非线性结分段502。可以通过如下来形成非线性结分段502：在栅极沟槽102的底部106处的绝缘材料114中形成开口，以及在沉积掩埋电极材料之前在沟槽底部106处沉积金属或者仅将掩埋电极材料沉积在栅极沟槽102的下部中。在栅极沟槽102下方的SiC材料100中形成的屏蔽区130可以如图15所示沿着与栅极沟槽102的纵向延伸（y）横切的方向（x）按条带来形成，或作为代替可以沿横切方向（x）被分段。横切方向（x）可以与栅极沟槽102的纵向延伸（y）正交或可以不与之正交，如本文中先前所描述的。
在一些实施例中，屏蔽区130仅布置在栅极沟槽102的第一子集的底部处，并且非线性结400仅布置在栅极沟槽102的第二子集的底部处。在这种情况下，屏蔽区130和非线性结400可以沿与栅极沟槽102的侧壁横切（例如，在条带状沟槽的情况下，与纵向延伸横切）（例如，以至少40°且至多140°的角度）的方向交替。在其他实施例中，屏蔽区130和非线性结400中的至少一个可以布置在栅极沟槽102的第一子集的底部处以及在栅极沟槽102的第二子集的底部处。在这种情况下，屏蔽区130和非线性结400可以至少沿与栅极沟槽102的底部平行的方向（例如，在条带状沟槽的情况下，沿纵向延伸）交替。另外，屏蔽区130和非线性结400也可以沿栅极沟槽102中的一个、特别是沿纵向延伸交替。
图16图示结合非线性结布局的屏蔽区布局的另一实施例的局部自顶向下平面图。图17图示沿着图16中标记为D-D’的线的半导体器件的截面图。图18图示沿着图16中标记为E-E’ 的线的半导体器件的截面图。
根据在图16至18中图示的实施例，非线性结400是形成在栅极沟槽102的下部中的掩埋电极110与SiC材料100之间的肖特基结。也就是说，在栅极沟槽102的下部中，掩埋电极110接触SiC材料100以形成肖特基结400。为了产生这样的结构，从其中设置每个掩埋电极110的栅极沟槽102的下部省略绝缘材料114。
此外根据该实施例，第二导电类型的屏蔽区130被形成在其中省略了绝缘材料114的栅极沟槽102的底部106处。该方法产生具有对体区118和肖特基结400的优异的屏蔽的双多晶硅/金属SiC沟槽MOSFET，所述肖特基结400被形成在栅极沟槽102的下部中的掩埋电极110与SiC材料100之间。以这种方式，有源MOSFET区域和二极管区域都不损失。通过调整栅极沟槽102的深度，肖特基结400可以被调谐到恰好期望的尺寸。此外，由于没有使用绝缘材料114来隔离掩埋电极110与周围的SiC材料100，所以不需要附加的屏蔽测试。
可以在SiC材料100中形成附加的（接触）沟槽600以用于接触掩埋电极110。接触沟槽600延伸到与栅极沟槽102相同的SiC材料100的顶表面100’。接触沟槽在与栅极沟槽102的纵向延伸方向L2横切的方向L1上纵向延伸。在一个实施例中，接触沟槽600的纵向延伸方向L1与栅极沟槽102的纵向延伸方向L2垂直。接触沟槽600可以被填充有与掩埋电极110相同的材料以在SiC材料100的顶表面100’处提供用于掩埋电极110的接触点。也就是说，根据该实施例，掩埋电极110的材料可以延伸到在栅极沟槽102之间的SiC材料100的顶表面100’。
根据在图16至18中示出的实施例，与掩埋电极110的侧壁处的肖特基结400一起实现附加的沟槽600。附加的沟槽600的间隔‘s’由肖特基二极管正向电压和/或由掩埋电极110内电位下降引起的潜在故障模式来确定。根据该实施例的掩埋电极110可以通过使用用于为本文中描述的其他器件形成掩埋电极110的相同工艺步骤来形成，但是省略沿着栅极沟槽102的下部中的底部106和侧壁104形成绝缘材料114。
在一个实施例中，附加的沟槽600包括与周围的SiC材料100的隔离，除了在其中形成肖特基结400的沟槽600的下部中之外。也就是说，附加的沟槽600的侧壁，其在图16和19中用虚线来图示，可以可选地被绝缘，例如向下到体区118下方的某一水平被利用电介质材料镶嵌衬里。可以使用任何标准的沟槽电介质衬里。例如，可以使用栅极电介质。在图16和19中通过虚线示意性地表示的电介质材料给附加的沟槽600的侧壁的上部镶嵌衬里，并且为邻近体区118和源极区120提供隔离。根据该实施例，掩埋电极110的上部不与体区118或源极区120直接接触。在栅极电极112下方的某一水平处从附加的沟槽600省略电介质材料，使得掩埋电极110接触邻近的SiC材料100以形成肖特基结400。
第二导电类型的接触区602可以延伸通过源极区120到体区118。接触区602比体区118更重地掺杂，例如在p型作为第二导电类型的情况下为p+，以改进与体区118的欧姆接触。在一个实施例中，接触区602具有与栅极沟槽102相同的纵向延伸L2。
本文中描述的实施例提供直接在掩埋电极110与SiC材料100之间或者通过插入在掩埋电极110与SiC材料100之间的金属衬里402提供肖特基接触。栅极沟槽102的底部106可以是用于形成体二极管的开放接触部，或者栅极沟槽102的底部106可以利用绝缘材料114隔离以避免体二极管操作。
图19图示结合非线性结布局的屏蔽区布局的另一实施例的局部自顶向下平面图。为了减小处理复杂性并且实现较小的台面，例如<1 µm，高掺杂的接触区602被形成为在方向L1上纵向延伸的条带，所述方向L1与栅极沟槽102的纵向延伸方向L2横切。在一个实施例中，高掺杂的接触区602的纵向延伸方向L3与栅极沟槽102的纵向延伸方向L2垂直。例如，接触沟槽600和高掺杂的接触区602可以具有相同的纵向延伸方向（L1-L3），其与栅极沟槽102的纵向延伸方向L2垂直。较容易的处理流程是以高掺杂的接触区602的条带的区中的有源区域损失和/或与下面的体区118的非最优接触为代价得到的。高掺杂的接触区602的条带之间的距离‘d’是在鲁棒性和性能之间的折衷。
诸如“第一”、“第二”等的术语被用于描述各种元素、区、区段等，并且也不意图是限制性的。相同的术语在整个描述中指代相同的元素。
如本文所用，“具有”、“含有”、“包括”、“包含”等的术语是开放式术语，其表明所陈述的元素或特征的存在，但不排除附加的元素或特征。除非上下文另行清楚地表明，否则冠词“一”、“一个”和“该”意图包括复数以及单数。
应当理解，本文描述的各种实施例的特征可以彼此结合，除非另行具体地指出。
尽管已经在本文中图示和描述具体实施例，但是本领域普通技术人员将领会到，在不脱离本发明的范围的情况下，可以用各种替换和/或等同实现方式来替换所示出和描述的具体实施例。本申请旨在涵盖本文所讨论的具体实施例的任何改编或变化。因此，意图的是，本发明仅由权利要求及其等同物限制。

Claims (20)

1.一种半导体器件，包括：
第一导电类型的SiC材料；
延伸到SiC材料中的多个沟槽，每个沟槽具有相对的侧壁和底部；
形成在沟槽的下部中的第一电极；
形成在沟槽的上部中并与第一电极和SiC材料绝缘的第二电极；
与每个沟槽的相对侧壁邻近的第二导电类型的体区，其中导电沟道被配置成沿着沟槽的相对侧壁在体区中形成；
在体区上方并且与每个沟槽的相对侧壁邻近的第一导电类型的源极区；
在至少沟槽的第一子集的底部处的第二导电类型的屏蔽区，每个屏蔽区通过至少沟槽的第一子集的底部处的绝缘材料中的开口电连接到对应的第一电极；以及
与至少沟槽的第二子集的SiC材料一起形成的非线性结。
2.根据权利要求1所述的半导体器件，其中至少沟槽的第二子集不同于至少沟槽的第一子集。
3.根据权利要求1所述的半导体器件，其中至少沟槽的第二子集与至少沟槽的第一子集相同或与之至少部分重叠，并且其中在沟槽的下部的侧壁处形成所述非线性结。
4.根据权利要求1所述的半导体器件，其中在至少沟槽的第二子集的底部处的第一电极与SiC材料之间形成所述非线性结。
5.根据权利要求4所述的半导体器件，其中形成在沟槽的下部中的第一电极包括掺杂的多晶硅。
6.根据权利要求1所述的半导体器件，其中在至少沟槽的第二子集中的第一电极下方形成金属，其中所述非线性结是肖特基结，并且其中在至少沟槽的第二子集的底部处的金属与SiC材料之间形成所述肖特基结。
7.根据权利要求6所述的半导体器件，其中形成在沟槽的下部中的第一电极包括半导体材料。
8.根据权利要求6所述的半导体器件，其中第一电极与至少沟槽的第一子集的底部处的屏蔽区相接触。
9.根据权利要求6所述的半导体器件，其中在至少沟槽的第一子集中的第一电极下方形成金属，并且其中金属与至少沟槽的第一子集的底部处的屏蔽区相接触。
10.根据权利要求1所述的半导体器件，其中屏蔽区和非线性结以交替的方式布置在多个沟槽下方。
11.根据权利要求1所述的半导体器件，其中屏蔽区布置在栅格的拐角处，或者其中屏蔽区形成栅格的一部分。
12.根据权利要求1所述的半导体器件，其中屏蔽区按平行于沟槽延伸的线而彼此平行地延伸，并且其中屏蔽区具有与沟槽不同的间距。
13.根据权利要求1所述的半导体器件，其中屏蔽区布置在至少沟槽的第一子集的底部处以及在至少沟槽的第二子集的底部处，并且其中屏蔽区中的一些被分段，而屏蔽区中的其他那些在沟槽的长度上是连续的。
14.根据权利要求1所述的半导体器件，其中屏蔽区布置成行，所述行在与沟槽的纵向延伸横切的方向上延伸。
15.一种半导体器件，包括：
第一导电类型的SiC材料；
延伸到SiC材料的第一主表面中并且具有侧壁和底部的栅极沟槽；
形成在栅极沟槽的下部中的掩埋电极；
形成在栅极沟槽的上部中并与掩埋电极和SiC材料绝缘的栅极电极；
与栅极沟槽的侧壁邻近的第二导电类型的体区，其中导电沟道被配置成沿着栅极沟槽的侧壁在体区中形成；
在体区上方并且与栅极沟槽的侧壁邻近的第一导电类型的源极区；以及
与栅极沟槽的底部处的掩埋电极接触的第二导电类型的屏蔽区，
其中掩埋电极与栅极沟槽的下部中的侧壁处的SiC材料接触以形成肖特基结。
16.根据权利要求15所述的半导体器件，此外包括延伸到SiC材料的第一主表面中并且在与栅极沟槽的纵向延伸方向横切的方向上纵向延伸的接触沟槽，其中接触沟槽被填充有材料，其在SiC材料的第一主表面处提供用于掩埋电极的接触点。
17.根据权利要求15所述的半导体器件，其中掩埋电极的材料延伸到与栅极沟槽邻近的SiC材料的第一主表面。
18.根据权利要求15所述的半导体器件，此外包括延伸通过源极区并且到体区中的第二导电类型的接触区，其中所述接触区比体区更重地掺杂。
19.根据权利要求18所述的半导体器件，其中第二导电类型的接触区在与栅极沟槽相同的纵向方向上延伸。
20.根据权利要求18所述的半导体器件，其中第二导电类型的接触区在与栅极沟槽的纵向延伸方向横切的第一方向上纵向延伸。
CN201911119708.8A 2018-11-16 2019-11-15 具有集成的肖特基结的SiC功率半导体器件 Active CN111200022B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/193,161 US10903322B2 (en) 2018-11-16 2018-11-16 SiC power semiconductor device with integrated body diode
US16/193161 2018-11-16
US16/354973 2019-03-15
US16/354,973 US10985248B2 (en) 2018-11-16 2019-03-15 SiC power semiconductor device with integrated Schottky junction

Publications (2)

Publication Number Publication Date
CN111200022A true CN111200022A (zh) 2020-05-26
CN111200022B CN111200022B (zh) 2023-01-13

Family

ID=70470625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911119708.8A Active CN111200022B (zh) 2018-11-16 2019-11-15 具有集成的肖特基结的SiC功率半导体器件

Country Status (3)

Country Link
US (1) US10985248B2 (zh)
CN (1) CN111200022B (zh)
DE (1) DE102019129537A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614879A (zh) * 2020-11-27 2021-04-06 株洲中车时代半导体有限公司 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN115863398A (zh) * 2023-02-06 2023-03-28 苏州锴威特半导体股份有限公司 一种碳化硅mosfet及其制造方法
CN116759460A (zh) * 2023-08-18 2023-09-15 深圳平创半导体有限公司 一种屏蔽栅沟槽型晶体管及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
JP7374795B2 (ja) * 2020-02-05 2023-11-07 株式会社東芝 半導体装置
DE102021119199A1 (de) 2021-07-23 2023-01-26 Infineon Technologies Ag Gate-Grabenstruktur enthaltende Halbleitervorrichtung
CN114927561B (zh) * 2022-06-30 2023-05-02 电子科技大学 一种碳化硅mosfet器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677687A (zh) * 2004-03-29 2005-10-05 三洋电机株式会社 半导体装置及其制造方法
US20070241338A1 (en) * 2006-04-11 2007-10-18 Denso Corporation SIC semiconductor device and method for manufacturing the same
CN101645448A (zh) * 2008-08-06 2010-02-10 飞兆半导体公司 用于在沟槽下形成pn嵌位区的结构和方法
CN102738211A (zh) * 2011-04-04 2012-10-17 万国半导体股份有限公司 在mosfet器件中集成肖特基的方法和结构
CN103247681A (zh) * 2012-02-02 2013-08-14 万国半导体股份有限公司 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet
US20160260829A1 (en) * 2015-03-03 2016-09-08 Infineon Technologies Ag Semiconductor Device with Trench Gate Structure Including a Gate Electrode and a Contact Structure for a Diode Region
CN106057798A (zh) * 2016-06-27 2016-10-26 电子科技大学 一种集成沟槽肖特基的mosfet
US20170110571A1 (en) * 2015-10-20 2017-04-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN107731899A (zh) * 2017-10-20 2018-02-23 电子科技大学 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN108630758A (zh) * 2017-03-24 2018-10-09 英飞凌科技股份有限公司 碳化硅半导体器件和制造方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
JPH07240409A (ja) 1994-02-28 1995-09-12 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
US6008520A (en) 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US6204533B1 (en) 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
JPH09260650A (ja) 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
JP2007129259A (ja) 1996-08-01 2007-05-24 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
JPH1154748A (ja) 1997-08-04 1999-02-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6351009B1 (en) 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
JP3485491B2 (ja) 1999-03-29 2004-01-13 シャープ株式会社 絶縁ゲート型半導体装置及びその製造方法
US7084456B2 (en) 1999-05-25 2006-08-01 Advanced Analogic Technologies, Inc. Trench MOSFET with recessed clamping diode using graded doping
US6998678B2 (en) 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
GB0118000D0 (en) 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
US6621107B2 (en) 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
DE102004029297A1 (de) 2004-04-20 2005-11-17 Infineon Technologies Ag Vertikaler Feldeffekt-Leistungstransistor und Verfahren zur Herstellung
WO2006011882A1 (en) 2004-06-30 2006-02-02 Advanced Analogic Technologies, Inc. Trench mosfet with recessed clamping diode
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
JP2006324488A (ja) 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
JP5017823B2 (ja) 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP5055786B2 (ja) 2006-02-20 2012-10-24 富士電機株式会社 Ｍｏｓ型半導体装置とその製造方法
JP2008108824A (ja) 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子およびその製造方法
JP2008159916A (ja) 2006-12-25 2008-07-10 Sanyo Electric Co Ltd 半導体装置
JP2008177335A (ja) 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
US20080246082A1 (en) 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
JP5261980B2 (ja) 2007-05-17 2013-08-14 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
US8686493B2 (en) 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7582922B2 (en) 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP5196980B2 (ja) 2007-12-10 2013-05-15 株式会社東芝 半導体装置
JP2009187966A (ja) 2008-02-01 2009-08-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US8653589B2 (en) 2009-04-15 2014-02-18 Force Mos Technology Co., Ltd. Low Qgd trench MOSFET integrated with schottky rectifier
JP5013436B2 (ja) 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
US8525254B2 (en) 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
WO2012105609A1 (ja) 2011-02-02 2012-08-09 ローム株式会社 半導体装置
JP5673393B2 (ja) 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
JP5209152B1 (ja) 2011-09-22 2013-06-12 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP5920970B2 (ja) 2011-11-30 2016-05-24 ローム株式会社 半導体装置
JP5776610B2 (ja) 2012-04-03 2015-09-09 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2014003191A (ja) 2012-06-20 2014-01-09 Hitachi Ltd 半導体装置
US8637922B1 (en) 2012-07-19 2014-01-28 Infineon Technologies Ag Semiconductor device
JP2014075582A (ja) 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
TW201421683A (zh) 2012-11-23 2014-06-01 Anpec Electronics Corp 具有低米勒電容之金氧半場效電晶體元件及其製作方法
US9293558B2 (en) 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
TW201423993A (zh) 2012-12-07 2014-06-16 Ind Tech Res Inst 具有分段式電場屏蔽區之碳化矽溝槽式閘極電晶體及其製造方法
TWI520337B (zh) 2012-12-19 2016-02-01 財團法人工業技術研究院 階梯溝渠式金氧半場效電晶體及其製造方法
JP2014150113A (ja) 2013-01-31 2014-08-21 Toyota Motor Corp 半導体装置及び半導体装置の製造方法
JP6062269B2 (ja) 2013-01-31 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5955246B2 (ja) 2013-02-26 2016-07-20 三菱電機株式会社 半導体装置の製造方法
US9093522B1 (en) 2014-02-04 2015-07-28 Maxpower Semiconductor, Inc. Vertical power MOSFET with planar channel and vertical field plate
DE102014107325B4 (de) 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
US9577073B2 (en) 2014-12-11 2017-02-21 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102016102493B3 (de) 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
US20170345905A1 (en) 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
JP6215510B1 (ja) 2016-11-11 2017-10-18 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
US9929265B1 (en) * 2017-04-21 2018-03-27 Sanken Electric Co., Ltd. Semiconductor device
DE102017108738B4 (de) 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
JP6926869B2 (ja) 2017-09-13 2021-08-25 富士電機株式会社 半導体装置
JP7059555B2 (ja) 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
DE102017128633A1 (de) 2017-12-01 2019-06-06 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677687A (zh) * 2004-03-29 2005-10-05 三洋电机株式会社 半导体装置及其制造方法
US20070241338A1 (en) * 2006-04-11 2007-10-18 Denso Corporation SIC semiconductor device and method for manufacturing the same
CN101645448A (zh) * 2008-08-06 2010-02-10 飞兆半导体公司 用于在沟槽下形成pn嵌位区的结构和方法
CN102738211A (zh) * 2011-04-04 2012-10-17 万国半导体股份有限公司 在mosfet器件中集成肖特基的方法和结构
CN103247681A (zh) * 2012-02-02 2013-08-14 万国半导体股份有限公司 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet
US20160260829A1 (en) * 2015-03-03 2016-09-08 Infineon Technologies Ag Semiconductor Device with Trench Gate Structure Including a Gate Electrode and a Contact Structure for a Diode Region
US20170110571A1 (en) * 2015-10-20 2017-04-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN106057798A (zh) * 2016-06-27 2016-10-26 电子科技大学 一种集成沟槽肖特基的mosfet
CN108630758A (zh) * 2017-03-24 2018-10-09 英飞凌科技股份有限公司 碳化硅半导体器件和制造方法
CN107731899A (zh) * 2017-10-20 2018-02-23 电子科技大学 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614879A (zh) * 2020-11-27 2021-04-06 株洲中车时代半导体有限公司 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN115863398A (zh) * 2023-02-06 2023-03-28 苏州锴威特半导体股份有限公司 一种碳化硅mosfet及其制造方法
CN116759460A (zh) * 2023-08-18 2023-09-15 深圳平创半导体有限公司 一种屏蔽栅沟槽型晶体管及其制作方法
CN116759460B (zh) * 2023-08-18 2024-04-05 深圳平创半导体有限公司 一种屏蔽栅沟槽型晶体管及其制作方法

Also Published As

Publication number Publication date
DE102019129537A1 (de) 2020-05-20
CN111200022B (zh) 2023-01-13
US20200161433A1 (en) 2020-05-21
US10985248B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
CN111200022B (zh) 具有集成的肖特基结的SiC功率半导体器件
CN111199969B (zh) 具有集成体二极管的SiC功率半导体器件
US9947779B2 (en) Power MOSFET having lateral channel, vertical current path, and P-region under gate for increasing breakdown voltage
US10074743B2 (en) Trench MOSFET shield poly contact
US9530883B2 (en) Insulated gate semiconductor device having a shield electrode structure and method
US7777278B2 (en) Lateral semiconductor component with a drift zone having at least one field electrode
US9184248B2 (en) Vertical power MOSFET having planar channel and its method of fabrication
US9281416B2 (en) Trench MOSFET with integrated Schottky barrier diode
US8466025B2 (en) Semiconductor device structures and related processes
US7655975B2 (en) Power trench transistor
US7586151B2 (en) Insulated gate semiconductor device
US20160064546A1 (en) Edge termination for trench gate fet
US11538933B2 (en) Schottky diode integrated into superjunction power MOSFETs
US9397213B2 (en) Trench gate FET with self-aligned source contact
WO2018034818A1 (en) Power mosfet having planar channel, vertical current path, and top drain electrode
US20220173227A1 (en) Finfet power semiconductor devices
CN116895701A (zh) 半导体二极管以及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant