CN116895701A - 半导体二极管以及制造方法 - Google Patents

半导体二极管以及制造方法 Download PDF

Info

Publication number
CN116895701A
CN116895701A CN202310363834.8A CN202310363834A CN116895701A CN 116895701 A CN116895701 A CN 116895701A CN 202310363834 A CN202310363834 A CN 202310363834A CN 116895701 A CN116895701 A CN 116895701A
Authority
CN
China
Prior art keywords
diode
semiconductor
doped region
region
wide bandgap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310363834.8A
Other languages
English (en)
Inventor
T·R·西门尼克
J·韦耶斯
A·蒂尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116895701A publication Critical patent/CN116895701A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Abstract

公开了半导体二极管和制造方法。半导体二极管包括具有第一表面和与第一表面相对的第二表面的宽带隙半导体本体。宽带隙半导体本体包括第一pn结二极管，具有邻接第一表面的第一p掺杂区以及邻接第一表面和第二表面的第一n掺杂区。半导体二极管还包括半导体元件，半导体元件包括具有第二p掺杂区和第二n掺杂区的第二pn结二极管。半导体二极管还包括在宽带隙半导体本体和半导体元件之间的电介质结构，其使宽带隙半导体本体与半导体元件电绝缘。半导体二极管还包括阴极接触。半导体元件的带隙能量小于宽带隙半导体本体的带隙能量。阴极接触在第二表面处电连接到第一n掺杂区。第二pn结二极管的第二n掺杂区被电耦合到第一pn结二极管的第一n掺杂区。

Description

半导体二极管以及制造方法
技术领域
本公开涉及半导体二极管以及制造方法，特别是涉及包括宽带隙半导体本体的半导体二极管。
背景技术
新的各代的宽带隙半导体器件(例如SiC功率半导体器件)的技术发展目的在于通过缩小器件几何尺寸来改进电器件特性并且降低成本。虽然可以通过缩小器件几何尺寸来降低成本，但是当增加每单位面积的器件功能性时，必须满足各种折衷和挑战。例如，使得能够实现与浪涌电流耐受和雪崩鲁棒性组合的低的正向电压的宽带隙半导体二极管是有挑战的。
因此，存在针对改进的半导体二极管的需要。
发明内容
本公开的示例涉及一种半导体二极管。半导体二极管包括具有第一表面和与第一表面相对的第二表面的宽带隙半导体本体。宽带隙半导体本体包括第一pn结二极管，其具有邻接第一表面的第一p掺杂区和邻接第一表面和第二表面的第一n掺杂区。半导体二极管进一步包括半导体元件，半导体元件包括具有第二p掺杂区和第二n掺杂区的第二pn结二极管。半导体二极管进一步包括在宽带隙半导体本体和半导体元件之间的电介质结构，其中电介质结构使宽带隙半导体本体与半导体元件电绝缘。半导体二极管进一步包括阴极接触。半导体元件的带隙能量小于宽带隙半导体本体的带隙能量。阴极接触在第二表面处电连接到第一n掺杂区。第二pn结二极管的第二n掺杂区电耦合到第一pn结二极管的第一n掺杂区。
本公开的另一示例涉及一种生产半导体二极管的方法。方法包括在宽带隙半导体本体中形成第一pn结二极管。宽带隙半导体本体具有第一表面和与第一表面相对的第二表面。第一pn结二极管包括邻接第一表面的第一p掺杂区和邻接第一表面和第二表面的第一n掺杂区。方法进一步包括形成半导体元件，半导体元件包括具有第二p掺杂区和第二n掺杂区的第二pn结二极管。方法进一步包括在宽带隙半导体本体和半导体元件之间形成电介质结构。电介质结构使宽带隙半导体本体与半导体元件电绝缘。方法进一步包括形成阴极接触。半导体元件的带隙能量小于宽带隙半导体本体的带隙能量。阴极接触在第二表面处电连接到第一n掺杂区。第二pn结二极管的第二n掺杂区电耦合到第一pn结二极管的第一n掺杂区。
本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
随附附图被包括以提供对实施例的进一步理解并且被合并在本说明书中并且构成本说明书的一部分。附图图示半导体二极管的示例，并且与描述一起用于解释示例的原理。在以下的详细描述和权利要求中描述进一步的示例。
图1和图2是用于图示包括宽带隙半导体本体的半导体二极管的示例的部分横截面视图。
图3是图1和图2的半导体二极管的示例性等效电路图。
图4是用于图示图1中图示的半导体二极管的示例性细节的部分横截面视图。
图5和图6是用于图示包括条带形状的第一pn结二极管单元和第二pn结二极管单元的半导体二极管的示例的示意性顶视图。
具体实施方式
在以下的详细描述中，参照随附附图，随附附图形成在此的一部分并且其中通过图示方式示出宽带隙半导体二极管的具体示例。要理解的是，在不脱离本公开的范围的情况下，可以利用其它示例并且可以作出结构或逻辑上的改变。例如，针对一个示例图示或描述的特征可以与其它示例结合使用，以产生又一进一步的示例。本公开旨在包括这样的修改和变化。使用特定语言描述了示例，特定语言不应当被解释为限制所附权利要求的范围。附图并未按比例，并且仅用于说明的目的。如果没有另外说明，则在不同的附图中对应的要素由相同的参考标号指明。
术语“具有”、“包含”、“包括”、“包括有”等是开放式的，并且术语指示存在所声明的结构、要素或特征，但是不排除存在附加的要素或特征。数量词“一”、“一个”和指代词“该”旨在包括复数以及单数，除非上下文另外清楚地指示。
术语“电连接”描述电连接的元件之间的永久性低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂的半导体材料的低电阻连接。术语“电耦合”包括被适配用于信号和/或功率传输的一个或多个的(多个)中间元件可以被连接在电耦合的元件之间，电耦合的元件例如为可控制以在第一状态中临时提供低电阻连接并且在第二状态中临时提供高电阻电解耦的元件。欧姆接触是非整流的电气结。
针对物理尺寸给定的范围包括边界值。例如，针对参数y的从a到b的范围读作为a≤y≤b。对于具有一个边界值如“至多”和“至少”的范围而言这同样适用。
术语“在...上”和“在...上方”不应被解释为仅意味着“直接在...上”和“直接在...上方”。相反，如果一个要素位于另一要素“上”或“上方”(例如，一层在另一层“上”或“上方”或者在衬底“上”或“上方”)，则进一步组件(例如进一步的层)可以位于两个要素之间(例如，如果一层在衬底“上”或“上方”，则进一步的层可以位于该一层和所述衬底之间)。
半导体二极管的示例可以包括具有第一表面和与第一表面相对的第二表面的宽带隙半导体本体。宽带隙半导体本体可以包括第一pn结二极管，其具有邻接第一表面的第一p掺杂区和邻接第一表面和第二表面的第一n掺杂区。半导体二极管可以进一步包括半导体元件。半导体元件可以包括具有第二p掺杂区和第二n掺杂区的第二pn结二极管。半导体二极管可以进一步包括在宽带隙半导体本体和半导体元件之间的电介质结构。电介质结构可以使宽带隙半导体本体与半导体元件电绝缘。半导体二极管可以进一步包括阴极接触。半导体元件的带隙能量可以小于宽带隙半导体本体的带隙能量。阴极接触可以在第二表面处电连接到第一n掺杂区。第二pn结二极管的第二n掺杂区可以被电耦合到第一pn结二极管的第一n掺杂区。
例如，半导体二极管可以是集成电路的一部分，或者可以是分立的半导体器件或半导体模块。半导体二极管可以是具有在第一表面和与第一表面相对的第二表面之间的负载电流流动的竖向半导体器件。竖向功率半导体二极管可以被配置为传导大于1A、或大于10A、或大于30A、或大于50A、或大于75A、或甚至大于100A的电流，并且可以被进一步配置为阻断负载电极之间、例如二极管的阴极和阳极之间的电压，该电压在几百到几千伏特的范围内，例如400V、650V、1.2kV、1.7kV、3.3kV、4.5kV、5.5kV、6kV、6.5kV、10kV。例如，阻断电压可以对应于在半导体二极管的数据表中指定的电压等级。
半导体二极管可以基于来自具有比硅的带隙大的带隙(即大于1.12eV)的晶体宽带隙半导体材料的半导体本体。通过示例的方式，宽带隙半导体材料可以具有六方晶格，并且可以是碳化硅(SiC)或氮化镓(GaN)。例如，半导体材料可以是2H-SiC(2H多型的SiC)、6H-SiC或15R-SiC。根据示例，半导体材料是4H多型的碳化硅(4H-SiC)。半导体本体可以包括半导体衬底或由半导体衬底构成，半导体衬底在其上不具有半导体层、具有一个或多于一个的半导体层，例如外延生长的层。
例如，第一表面可以是宽带隙半导体本体的前表面或顶表面，并且第二表面可以是宽带隙半导体本体的背表面或后表面。例如，宽带隙半导体本体可以被经由第二表面附接到引线框。例如，在宽带隙半导体本体的第一表面上，可以布置有接合焊盘，并且接合布线可以被接合在接合焊盘上。
第一p掺杂区可以与第一pn结二极管的第一n掺杂区形成pn结。例如，第一p掺杂区可以是由一个或多个p掺杂的子区形成的。例如，当通过多个p掺杂的子区形成第一p掺杂区时，多个p掺杂的子区的每个可以具有沿着竖向方向彼此重叠的掺杂分布，例如，通过由具有不同离子注入能量的多个离子注入处理形成多个p掺杂的子区，离子注入能量用于设置注入的离子相对于第一表面进入到不同深度的穿透深度。
第一n掺杂区也可以由多个n掺杂的子区形成。例如，第一n掺杂区可以包括在第二表面处邻接阴极接触的第一n掺杂的子区，例如n+掺杂的阴极接触区。n+掺杂的阴极接触区可以具有如下的掺杂浓度：该掺杂浓度足够大以在第二表面处形成对于阴极接触的欧姆接触。第一n掺杂区可以包括n掺杂的漂移区作为第二n掺杂的子区。第一n掺杂的子区可以被布置在第二n掺杂的子区和第二表面之间。例如，漂移区可以邻接第一p掺杂区的底部侧。漂移区的掺杂浓度可以至少在其竖向延伸的部分中随着到第一表面的距离增加而逐渐地或逐步地增加或减小。根据其它示例，漂移区中的杂质浓度可以是近似均匀的。对于基于SiC的宽带隙半导体二极管而言，漂移区中的平均杂质浓度可以在5×1014cm-3和1×1017cm-3之间，例如在从1×1015cm-3到2×1016cm-3的范围内。漂移区的竖向延伸可以取决于半导体二极管的电压阻断要求，例如，指定的电压等级。当在电压阻断模式下操作宽带隙半导体器件时，空间电荷区可以取决于施加到半导体二极管的阻断电压而在竖向上部分地或完全地延伸通过漂移区。第一n掺杂区可以包括n掺杂的沟道区作为第三n掺杂的子区。第二n掺杂的子区可以被布置在第三n掺杂的子区和第一n掺杂的子区之间。n掺杂的沟道区可以是由邻近的第一p掺杂区在横向上界定的。沟道区可以是结型场效应晶体管的沟道区，结型场效应晶体管具有充当JFET的栅极的第一p掺杂区。与第一p掺杂区类似，n掺杂的沟道区可以是由一个或多个n掺杂的子区形成的。例如，当通过多个n掺杂的子区形成沟道区时，多个n掺杂的子区可以具有沿着竖向方向彼此重叠的掺杂分布，例如，通过由具有不同离子注入能量的多个离子注入处理形成多个n掺杂的子区，离子注入能量用于设置注入的离子相对于第一表面进入到不同深度的穿透深度。第一n掺杂区可以进一步包括n+掺杂的沟道接触区作为第四n掺杂的子区。n+掺杂的沟道接触区可以被布置在第一表面和n掺杂的沟道区之间，并且可以邻接第一表面上的接触。例如，n+掺杂的沟道接触区的掺杂浓度可以是足够大的，以在第一表面上形成对于接触(例如接触插塞)的欧姆接触，以用于电连接沟道区和第二pn结二极管的第二n掺杂区。
半导体二极管可以包括在第一表面上的阳极接触。例如，阳极接触可以被电连接到第一pn结二极管的第一p掺杂区，并且被电连接到第二pn结二极管的第二p掺杂区。
阳极接触、电介质结构和沟道区上的接触可以是宽带隙半导体本体上的布线区域的元件。布线区域可以包括一个或多于一个，例如两个、三个、四个或甚至更多布线层级。每个布线层级可以由单个导电层或导电层的堆叠形成，例如(多个)金属层和/或(多个)高掺杂的半导体层。例如，布线层级可以被平版印刷图案化。在堆叠的布线层级之间，可以布置有层间电介质结构。可以在层间电介质结构的开口中形成(多个)接触插塞或(多个)接触线，以将不同布线层级的部分(例如金属线或接触区域)彼此电连接。
为了实现合期望的电流承载能力，宽带隙半导体二极管可以是通过多个并联连接的宽带隙半导体二极管单元来设计的。并联连接的宽带隙半导体二极管单元可以是例如以条带或条带分段的形状形成的宽带隙半导体二极管单元。当然，宽带隙半导体器件单元也可以具有任何其它形状，例如圆形、椭圆形、多边形(诸如八面体)。宽带隙半导体二极管单元可以被布置在宽带隙半导体本体的有源区域中。有源区域可以是其中在第一表面处的第一p掺杂区和在第二表面处的n+掺杂的阴极接触区被沿着竖向方向彼此相对地布置的区域。在有源区域中，负载电流可以进入或离开宽带隙半导体本体。半导体二极管可以进一步包括边缘终止区域，边缘终止区域可以包括终止结构。在半导体二极管的阻断模式或反向偏置模式中，有源区域和无场区之间的阻断电压跨终止结构而横向地下降。与有源区域相比终止结构可以具有更高的或略微更低的电压阻断能力。例如，终止结构可以包括具有或不具有横向掺杂变化(VLD)的结终止扩展部(JTE)、一个或多个在横向上分离的保护环，或者它们的任何组合。
通过如上面和下面描述的那样将第一pn结二极管和第二pn结二极管组合在半导体二极管中，可以实现具有不同带隙能量的半导体材料的益处。例如，半导体二极管的正向电压可以是由与第一pn结二极管相比具有更小的带隙能量的第二pn结二极管的正向电压确定的。半导体二极管的反向阻断能力可以是由与第二pn结二极管相比具有更大的带隙能量的第一pn结二极管的电压阻断能力(例如击穿电压)确定的。这可以允许低的正向电压，同时利用具有更大带隙能量的半导体材料的电压阻断能力。因此，可以提供与浪涌电流耐受和雪崩鲁棒性组合地具有低的正向电压的半导体二极管。
例如，半导体本体可以是SiC半导体本体，并且半导体元件可以包括多晶硅或由多晶硅构成。多晶硅可以是宽带隙半导体本体的第一表面上的布线区域的一部分。
例如，半导体二极管可以进一步包括在第一表面上的阳极接触。阳极接触可以被电连接到第二p掺杂区。第一p掺杂区可以被电耦合到阳极接触。例如，布线区域中的接触插塞和/或通孔可以支持电互连。
例如，第一n掺杂区可以包括邻接第一表面和第一p掺杂区的沟道区。第一n掺杂区可以进一步包括邻接沟道区和第一p掺杂区的漂移区。在从漂移区到沟道区的过渡处，n型掺杂浓度可以增加至少5倍。
例如，n型掺杂浓度在沟道区中是恒定的。取决于沟道区的制造方法，沟道区还可以包括多个重叠的掺杂峰分布，掺杂峰分布沿着竖向方向彼此重叠。例如，执行具有不同离子注入能量的多个离子注入处理可以允许设置注入的离子相对于第一表面进入到不同深度的穿透深度。
例如，从漂移区到沟道区的过渡处具有到第一表面的第一竖向距离。第一p掺杂区的底部侧具有到第一表面的第二竖向距离。例如，第一竖向距离可以在第二竖向距离的60％到90％的范围内。
例如，电介质结构可以被布置在第一表面上。例如，电介质结构可以是第一表面上的布线区域的最下面的绝缘层。此外或者作为替换，例如，电介质结构还可以衬垫从第一表面延伸到宽带隙半导体本体中的沟槽的侧壁和底部侧。
例如，半导体二极管可以进一步包括延伸通过电介质结构的第一接触。第一接触可以被配置为将第二pn结二极管的第二n掺杂区电耦合到第一pn结二极管的第一n掺杂区。例如，第一接触可以是宽带隙半导体本体的第一表面上的布线区域的接触插塞。
例如，半导体二极管可以具有由第一pn结二极管对电介质结构的底表面覆盖和由第二pn结二极管对电介质结构的顶表面覆盖。由第一n掺杂区对电介质结构的底表面覆盖可以小于由第二n掺杂区对电介质结构的顶表面覆盖。例如，电介质结构的底表面覆盖可以是由第一n掺杂区的限定JFET的沟道区的部分确定的。
例如，至少一个二极管单元可以具有由第二p掺杂区对电介质结构的顶表面覆盖，其可以大于由第二n掺杂区对电介质结构的顶表面覆盖。
例如，至少一个二极管单元可以具有由第一p掺杂区对电介质结构的底表面覆盖，其大于由第一n掺杂区对电介质结构的底表面覆盖。
例如，多个二极管单元可以包括在宽带隙半导体本体中沿着第一横向方向彼此平行地延伸的多个条带形状的第一pn结二极管，以及在半导体元件中沿着第一横向方向彼此平行地延伸的多个条带形状的第二pn结二极管。在第一pn结二极管和第二pn结二极管之间的电介质结构中，可以提供多个接触开口以用于电连接第二pn结二极管的第二p掺杂区。
例如，多个二极管单元可以包括在宽带隙半导体本体中沿着第一横向方向彼此平行地延伸的多个条带形状的第一pn结二极管，以及在半导体元件中沿着第二横向方向彼此平行地延伸的多个条带形状的第二pn结二极管。第二横向方向可以不同于第一横向方向。
例如，半导体二极管可以是宽带隙半导体本体中的分立的半导体器件。
可以对在上面和下面描述的示例和特征进行组合。
关于以上示例描述的功能和结构细节(例如，材料、尺寸)将同样适用于在各图中图示并且在下面进一步参照制造方法描述的示例。
生产半导体二极管的方法的示例可以包括在宽带隙半导体本体中形成第一pn结二极管。宽带隙半导体本体具有第一表面和与第一表面相对的第二表面。第一pn结二极管可以包括邻接第一表面的第一p掺杂区以及邻接第一表面和第二表面的第一n掺杂区。方法可以进一步包括形成半导体元件。半导体元件可以包括具有第二p掺杂区和第二n掺杂区的第二pn结二极管。方法可以进一步包括在宽带隙半导体本体和半导体元件之间形成电介质结构。电介质结构可以使宽带隙半导体本体与半导体元件电绝缘。方法可以进一步包括形成阴极接触。半导体元件的带隙能量可以小于宽带隙半导体本体的带隙能量。阴极接触可以在第二表面处电连接到第一n掺杂区。第二pn结二极管的第二n掺杂区可以被电耦合到第一pn结二极管的第一n掺杂区。
例如，形成第二pn结二极管可以包括在电介质结构上形成半导体元件，半导体元件是多晶硅层。形成第二pn结二极管可以进一步包括通过至少一个无掩模的或有掩模的离子注入处理或通过在沉积处理期间进行原位掺杂来将n型或p型掺杂剂引入到半导体元件中。形成第二pn结二极管可以进一步包括通过至少一个有掩模的离子注入处理来将p型或n型掺杂剂引入到半导体元件中。
例如，形成第一pn结二极管可以包括通过具有不同离子注入能量的多个离子注入处理来将n型掺杂剂引入到半导体元件中。
例如，具有不同离子注入能量的多个离子注入处理可以是无掩模或有掩模的离子注入处理。
例如，形成第一pn结二极管可以包括通过具有不同离子注入能量的多个离子注入处理来将p型掺杂剂引入到半导体元件中。
与碳化硅衬底有关地描述了上面和下面的示例中的一些。替换地，可以处理宽带隙半导体衬底(例如宽带隙晶片)，其例如包括不同于碳化硅的宽带隙半导体材料。宽带隙半导体晶片可以具有比硅的带隙(1.12eV)大的带隙。例如，宽带隙半导体晶片可以是碳化硅(SiC)晶片、或砷化镓(GaAs)晶片、或氮化镓(GaN)晶片。
与在上面或下面描述的示例有关地提及了更多细节和方面。处理宽带隙半导体晶片可以包括对应于与所提出的构思或在上面或下面描述的一个或多个示例有关地提及的一个或多个方面的一个或多个可选的附加特征。
描述和附图仅图示本公开的原理。更进一步地，在此叙述的所有示例主要明确地旨在仅用于说明的目的，以帮助读者理解本公开的原理和由(多个)发明人在现有技术之上贡献的构思。在此对本公开的原理、方面和示例进行叙述的所有陈述以及其具体示例旨在涵盖本公开的原理、方面和示例的等同物。
要理解的是，除非另外明确地或隐含地说明，例如通过类似“此后”的表述(例如出于技术原因)，否则在说明书或权利要求中公开的对多个动作、处理、操作、步骤或功能的公开可以不被解释为在特定顺序之内。例如，可以在形成第二pn结二极管之前形成电介质结构。因此，对多个动作或功能的公开将不把这些限制于特定的顺序，除非这样的动作或功能出于技术原因不可互换。更进一步地，在一些示例中，单个动作、功能、处理、操作或步骤相应地可以包括或可以被分解成多个子动作、子功能、子处理、子操作或子步骤。除非被明确地排除，否则这样的子动作可以被包括于对该单个动作的公开并且是其一部分。
图1示意性地并且示例性地示出半导体二极管100的部分横截面视图。
半导体二极管100包括宽带隙半导体本体104，例如SiC半导体本体，其具有第一表面106和与第一表面106相对的第二表面107。第一pn结二极管102被形成在宽带隙半导体本体104中。第一pn结二极管102包括邻接第一表面106的第一p掺杂区1021和邻接第一表面106和第二表面107的第一n掺杂区1022。半导体二极管100进一步包括半导体元件，半导体元件包括具有第二p掺杂区1121和第二n掺杂区1122的第二pn结二极管112。半导体二极管100进一步包括在宽带隙半导体本体104和半导体元件之间的电介质结构110。电介质结构110使宽带隙半导体本体104与半导体元件电绝缘。在图1中图示的示例中，半导体元件被布置在宽带隙半导体本体104之上。在其它示例中，半导体元件例如还可以被布置在延伸到宽带隙半导体本体104中的沟槽中。半导体二极管100进一步包括在宽带隙半导体本体104的第二表面107(例如后侧)上的阴极接触C(例如金属层或金属层堆叠)。例如由多晶硅构成或包括多晶硅的半导体元件的带隙能量小于例如由SiC构成或包括SiC的宽带隙半导体本体104的带隙能量。阴极接触C在第二表面107处电连接到第一n掺杂区1022。第二pn结二极管112的第二n掺杂区1122被经由接触114(例如，延伸通过电介质结构110中的开口的接触插塞)电耦合到第一pn结二极管102的第一n掺杂区1022。
图2示意性地并且示例性地示出基于图1的半导体二极管100的部分横截面视图并且进一步图示更多示例性细节。
半导体二极管100可以由多个二极管单元形成。例如，二极管单元可以被形成为平行的条带，例如，沿着垂直于图2的绘图平面的方向平行地延伸的条带形状的第一p掺杂区1021。
第一n掺杂区1022包括多个n掺杂的子区，其可以关于功能和/或掺杂而彼此不同。例如，第一n掺杂区1022可以包括n+掺杂的阴极接触区1023作为第一n掺杂的子区。n+掺杂的阴极接触区1023在第二表面107处邻接阴极接触C，并且被掺杂得足够高以用于使得能够进行对阴极接触C的欧姆接触。第一n掺杂区1022可以进一步包括n-掺杂的漂移区1024作为第二n掺杂的子区。漂移区1024的竖向延伸和掺杂分布可以适配于半导体二极管100的电压阻断要求，例如指定的电压等级。漂移区1024可以邻接第一p掺杂区1021的底部侧。第一n掺杂区1022可以进一步包括n掺杂的沟道区1025作为第三n掺杂的子区。n掺杂的沟道区1025被邻近的第一p掺杂区1021在横向上界定。第一n掺杂区1022可以进一步包括n+掺杂的沟道接触区1026作为第四n掺杂的子区。n+掺杂的沟道接触区1026被掺杂得足够高以用于使得能够进行对接触114的欧姆接触。
在图3中示出图1和图2的半导体二极管100的示例性等效电路图。为了说明的目的，通过使用图2中的要素的参照标记，将等效电路图中的节点链接到图2的横截面视图的要素。
第一pn结二极管102是JFET 118的一部分。JFET的栅极G对应于第一pn结二极管102的第一p掺杂区1021。JFET 118的源极S对应于沟道区1025的第一端部，其中n掺杂的沟道区1025被通过n+掺杂的沟道接触区1026电连接到接触114。JFET 118的漏极D对应于沟道区1025的第二端部，其中n掺杂的沟道区1025与n-掺杂的漂移区1024合并。通过使承载电流的n掺杂的沟道区1025收缩来控制电荷通过JFET 118的流动。电流还取决于源极S和漏极D之间的电场。使导电沟道收缩是使用场效应实现的。当耗尽层跨越导电沟道的宽度时，实现夹断并且漏极到源极传导停止。
第二pn结二极管112的阴极，即第二n掺杂区1122被经由n+掺杂的沟道接触区1026和接触114电连接到JFET 118的n掺杂的沟道区1025。
在半导体二极管100的正向偏置模式下，半导体二极管100的正向电压对应于与第一pn结二极管102相比具有更小的带隙能量的第二pn结二极管112的正向电压。JFET 118的沟道区1025在半导体二极管100的正向偏置模式下是导通的。
在半导体二极管100的阻断电压模式(例如反向偏置模式)下，第一pn结二极管102被反向偏置，并且第一pn结二极管102的n-掺杂的漂移区1024和第一p掺杂区1021之间的击穿电压对应于半导体二极管100的击穿电压。JFET 118的沟道区1025在半导体二极管100的反向偏置模式下在接近或小于半导体二极管100的电击穿的反向电压下是断开的。
图4的示意性的部分横截面视图图示从漂移区1024到沟道区1025的示例性过渡。过渡处的竖向水平是由虚线T示意性地指示的。沟道区1025的底部侧具有到第一表面106的第一竖向距离d1，并且第一p掺杂区1021的底部侧116具有到第一表面106的第二竖向距离d2。例如，第一竖向距离d1可以在第二竖向距离d2的60％到90％的范围内。
如在图示沿着线AA′的竖向方向y通过沟道区的掺杂浓度c的示意性线图中示例性地图示的那样，在从漂移子区1024(例如从掺杂浓度c1)到沟道子区1025(例如到掺杂浓度c2(c2>5×c1))的过渡T处n型掺杂浓度c增加至少5倍。在一些其它示例中，例如，沟道区1025的底部侧还可以位于第一p掺杂区1021的底部侧116下方。
图5和图6的示意性的平面视图图示半导体二极管100的条带形状的二极管单元的示例性设计。
参照图5的示意性的平面视图，半导体二极管100包括在宽带隙半导体本体中沿着第一横向方向x1彼此平行地延伸的多个条带形状的第一pn结二极管。针对条带形状的第一pn结二极管，图示了条带形状的沟道子区1025和条带形状的第一p掺杂区1021。在图5的简化顶视图中，虽然条带形状的第二pn结二极管被布置在第一pn结二极管上，但是条带形状的第二pn结二极管是以叠置的方式图示的。对于半导体元件中的多个条带形状的第二pn结二极管而言，条带形状的第二p掺杂区1121和条带形状的第二n掺杂区1122被图示为沿着第一横向方向x1彼此平行地延伸。第一接触114将第二n掺杂区1122电连接到沟道子区1025。第二接触115将p掺杂的第二区1121电连接到p掺杂的第一区1021。
条带形状的第一pn结二极管和第二pn结二极管的延伸方向也可以彼此不同。在图6的示意性顶视图中图示了一个示例。在图6的示例中，包括条带形状的第二p掺杂区1121和条带形状的n掺杂区1122的条带形状的第二pn结二极管沿着垂直于第一横向方向x1的第二横向方向x2彼此平行地延伸。
描述和附图仅说明本公开的原理。更进一步地，在此记述的所有示例主要明确地旨在仅用于说明的目的，以帮助读者理解本公开的原理和由(多个)发明人为推进本领域贡献的构思。在此对本公开的原理、方面和示例以及其特定示例进行记述的所有叙述旨在涵盖本公开的原理、方面和示例以及其特定示例的等同物。
连同先前详述的示例和各图中的一个或多个一起提及和描述的方面和特征也可以与其它示例中的一个或多个组合，以便替换其它示例的类似特征或者以便向其它示例附加地引入特征。

Claims (19)

1.一种半导体二极管(100)，包括：
宽带隙半导体本体(104)，其具有第一表面(106)和与第一表面(106)相对的第二表面(107)，宽带隙半导体本体(104)包括第一pn结二极管(102)，第一pn结二极管(102)具有邻接第一表面(106)的第一p掺杂区(1021)和邻接第一表面(106)和第二表面(107)的第一n掺杂区(1022)；
半导体元件，半导体元件包括具有第二p掺杂区(1121)和第二n掺杂区(1122)的第二pn结二极管(112)；
电介质结构(110)，其在宽带隙半导体本体(104)和半导体元件之间，并且使宽带隙半导体本体(104)与半导体元件电绝缘；
阴极接触(C)；
其中半导体元件的带隙能量小于宽带隙半导体本体(104)的带隙能量；
其中阴极接触(C)在第二表面(107)处电连接到第一n掺杂区(1022)；以及
其中第二pn结二极管(112)的第二n掺杂区(1122)被电耦合到第一pn结二极管的第一n掺杂区(1022)。
2.根据前项权利要求所述的半导体二极管(100)，其中半导体本体(104)是SiC半导体本体，并且半导体元件包括多晶硅。
3.根据前述权利要求中的任何一项所述的半导体二极管(100)，进一步包括在第一表面(106)上的阳极接触(A)，其中阳极接触电连接到第二p掺杂区(1121)，并且第一p掺杂区(1021)被电耦合到阳极接触(A)。
4.根据前述权利要求中的任何一项所述的半导体二极管(100)，其中第一n掺杂区(1022)包括邻接第一表面(106)和第一p掺杂区(1021)的沟道区(1025)、以及邻接沟道区和第一p掺杂区(1021)的漂移区(1024)，其中n型掺杂浓度在从漂移区到沟道区的过渡处增加至少5倍。
5.根据前项权利要求所述的半导体二极管(100)，其中n型掺杂浓度在漂移区(1024)中是恒定的。
6.根据前述两项权利要求中的任何一项所述的半导体二极管(100)，其中从漂移区到沟道区的过渡处具有到第一表面(106)的第一竖向距离(d1)，并且第一p掺杂区(1021)的底部侧(116)具有到第一表面(106)的第二竖向距离(d2)，并且第一竖向距离(d1)在从第二竖向距离(d2)的60％到90％的范围内。
7.根据前述权利要求中的任何一项所述的半导体二极管(100)，其中电介质结构(110)被布置在第一表面(106)上。
8.根据前项权利要求所述的半导体二极管(100)，进一步包括延伸通过电介质结构(110)的第一接触(114)，其中第一接触(114)被配置为将第二pn结二极管(112)的第二n掺杂区(1122)电耦合到第一pn结二极管(102)的第一n掺杂区(1022)。
9.根据前述两项权利要求中的任何一项所述的半导体二极管(100)，其中所述半导体二极管(100)包括多个二极管单元，其中所述多个二极管单元中的至少一个二极管单元具有由第一pn结二极管(102)对电介质结构(110)的底部表面覆盖以及由第二pn结二极管(112)对电介质结构(110)的顶部表面覆盖，其中由第一n掺杂区(1022)对电介质结构(110)的底部表面覆盖小于由第二n掺杂区(1122)对电介质结构(110)的顶部表面覆盖。
10.根据前述三项权利要求中的任何一项所述的半导体二极管(100)，其中所述至少一个二极管单元具有由第二p掺杂区(1121)对电介质结构(110)的顶表面覆盖，该顶表面覆盖大于由第二n掺杂区(1122)对电介质结构(110)的顶表面覆盖。
11.根据前述四项权利要求中的任何一项所述的半导体二极管(100)，其中所述至少一个二极管单元具有由第一p掺杂区(1021)对电介质结构(110)的底表面覆盖，该底表面覆盖大于由第一n掺杂区(1022)对电介质结构(110)的底表面覆盖。
12.根据前述五项权利要求中的任何一项所述的半导体二极管(100)，其中所述多个二极管单元包括在宽带隙半导体本体中沿着第一横向方向(x1)彼此平行地延伸的多个条带形状的第一pn结二极管，以及在半导体元件中沿着第一横向方向(x1)彼此平行地延伸的多个条带形状的第二pn结二极管。
13.根据权利要求7至11中的任何一项所述的半导体二极管(100)，其中所述多个二极管单元包括在宽带隙半导体本体中沿着第一横向方向(x1)彼此平行地延伸的多个条带形状的第一pn结二极管，以及在半导体元件中沿着第二横向方向(x2)彼此平行地延伸的多个条带形状的第二pn结二极管，其中第二横向方向(x2)不同于第一横向方向(x1)。
14.根据前述权利要求中的任何一项所述的半导体二极管(100)，其中所述半导体二极管(100)是在宽带隙半导体本体(104)中的分立的半导体器件。
15.一种生产半导体二极管(100)的方法，包括：
在宽带隙半导体本体(104)中形成第一pn结二极管(102)，宽带隙半导体本体(104)具有第一表面(106)和与第一表面(106)相对的第二表面(107)，第一pn结二极管(102)包括邻接第一表面(106)的第一p掺杂区(1021)以及邻接第一表面(106)和第二表面(107)的第一n掺杂区(1022)；
形成半导体元件，半导体元件包括具有第二p掺杂区(1121)和第二n掺杂区(1122)的第二pn结二极管(112)；
在宽带隙半导体本体(104)和半导体元件之间形成电介质结构(110)，其中电介质结构(110)使宽带隙半导体本体(104)与半导体元件电绝缘；
形成阴极接触(C)，
其中半导体元件的带隙能量小于宽带隙半导体本体(104)的带隙能量，阴极接触(C)在第二表面(107)处电连接到第一n掺杂区(1022)，并且第二pn结二极管(112)的第二n掺杂区(1122)被电耦合到第一pn结二极管(102)的第一n掺杂区(1022)。
16.根据前项权利要求所述的方法，其中形成第二pn结二极管(112)包括：
在电介质结构(110)上形成半导体元件，半导体元件是多晶硅层；
通过至少一个无掩模或有掩模的离子注入处理或通过在沉积处理期间的原位掺杂来将n型掺杂剂或p型掺杂剂引入到半导体元件中；以及
通过至少一个有掩模的离子注入处理来将p型掺杂剂或n型掺杂剂引入到半导体元件中。
17.根据前项权利要求所述的方法，其中形成第一pn结二极管(102)包括：
通过具有不同离子注入能量的多个离子注入处理来将n型掺杂剂引入到半导体元件中。
18.根据前项权利要求所述的方法，其中具有不同离子注入能量的所述多个离子注入处理是无掩模的离子注入处理。
19.根据前述四项权利要求中的任何一项所述的方法，其中形成第一pn结二极管(102)包括：
通过具有不同离子注入能量的多个离子注入处理来将p型掺杂剂引入到半导体元件中。
CN202310363834.8A 2022-04-07 2023-04-06 半导体二极管以及制造方法 Pending CN116895701A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022108492.2 2022-04-07
DE102022108492.2A DE102022108492A1 (de) 2022-04-07 2022-04-07 Halbleiterdiode und herstellungsverfahren

Publications (1)

Publication Number Publication Date
CN116895701A true CN116895701A (zh) 2023-10-17

Family

ID=88094047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310363834.8A Pending CN116895701A (zh) 2022-04-07 2023-04-06 半导体二极管以及制造方法

Country Status (3)

Country Link
US (1) US20230326974A1 (zh)
CN (1) CN116895701A (zh)
DE (1) DE102022108492A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US10332876B2 (en) 2017-09-14 2019-06-25 Infineon Technologies Austria Ag Method of forming compound semiconductor body

Also Published As

Publication number Publication date
DE102022108492A1 (de) 2023-10-12
US20230326974A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
US11563080B2 (en) Trenched power device with segmented trench and shielding
KR20190068627A (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
US11888032B2 (en) Method of producing a silicon carbide device with a trench gate
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
US20230369486A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
JP3998454B2 (ja) 電力用半導体装置
EP4040500A1 (en) Transistor device and method of manufacturing
US20220173227A1 (en) Finfet power semiconductor devices
US20230326974A1 (en) Semiconductor diode and manufacturing method
EP4345911A1 (en) Vertical junction field effect transistor including a plurality of mesa regions
EP4258364A1 (en) Wide band gap semiconductor device and manufacturing method
US20240136406A1 (en) Silicon carbide device with a stripe-shaped trench gate structure
US20220310838A1 (en) Semiconductor device including a trench strucure
EP4228009A1 (en) Trench junction field effect transistor comprising a mesa region
CN116153998A (zh) 包括沟槽栅极结构的半导体器件
CN112909084A (zh) 包括绝缘栅双极晶体管的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication