CN112133741A - 一种增强型氢终端金刚石场效应晶体管及制备方法 - Google Patents

一种增强型氢终端金刚石场效应晶体管及制备方法 Download PDF

Info

Publication number
CN112133741A
CN112133741A CN202010879685.7A CN202010879685A CN112133741A CN 112133741 A CN112133741 A CN 112133741A CN 202010879685 A CN202010879685 A CN 202010879685A CN 112133741 A CN112133741 A CN 112133741A
Authority
CN
China
Prior art keywords
diamond
field effect
effect transistor
mgf
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010879685.7A
Other languages
English (en)
Inventor
张金风
何琦
苏凯
任泽阳
张进成
邢雨菲
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010879685.7A priority Critical patent/CN112133741A/zh
Publication of CN112133741A publication Critical patent/CN112133741A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型氢终端金刚石场效应晶体管及其制备方法,该晶体管包括:金刚石衬底、位于金刚石衬底上的氢终端表面、位于氢终端表面上两侧的源、漏电极、位于源、漏电极之间的栅电极以及位于栅电极下方的MgF2栅介质层;其中,MgF2栅介质层位于所述源、漏电极之间的氢终端表面上,并向两边延伸至完全覆盖源、漏电极的上表面以形成钝化层。本发明提供的的MgF2栅介质层可同时作为栅介质层和钝化层,且只需经一次沉积形成,以简单的结构和制备工艺实现了高性能、高稳定性的增强型氢终端金刚石场效应晶体管。

Description

一种增强型氢终端金刚石场效应晶体管及制备方法
技术领域
本发明属于微电子领域,具体涉及一种增强型氢终端金刚石场效应晶体管及制备方法。
背景技术
近年来,随着微电子与集成技术的飞速发展,金刚石超宽禁带半导体材料受到了各界关注。尽管金刚石的加工工艺不如硅成熟和完美,但由于其具有高载流子迁移率、高击穿电场、极高热导率等优异的物理特性,因而在功率器件和电力电子器件上有着广泛的应用前景。
金刚石半导体材料常用的掺杂剂为硼(P型)和磷(N型),激活能分别是0.37eV和0.6eV,室温下的激活率非常低,导致金刚石体掺杂难以形成室温下的高电导,这严重阻碍了金刚石在电子器件领域的应用和发展。研究发现,氢终端金刚石表面在室温下能表现出P型导电性。氢终端表面电导为金刚石场效应管提供了工艺简单、成本低廉的导电沟道制备方法。现有的金刚石基场效应晶体管基本都是利用金刚石表面氢化后吸附空气中的活性分子或原子基团,诱导出二维空穴气2DHG,获得表面p型沟道的。
目前,耗尽型金刚石场效应管已经实现了较好的器件特性。然而,采用耗尽型器件实现功率电路会增加驱动电路设计的复杂性和电路功耗。在高压高功率应用中,耗尽型器件也不利于实现故障安全的电路结构。因此,国内外一直致力于金刚石增强型器件的研究应用。近年来,现有技术通常采用栅介质工程、表面沟道调制或者一些特殊的器件结构以实现增强型氢终端金刚石场效应管。
然而,对于栅介质工程来说,其绝大部分都是靠介质材料特性或工艺引入的固定电荷补偿氢终端表面带负电的吸附物来实现增强型特性,这样则只能在栅下引入这些介质,栅源和栅漏之间不能用这些介质来钝化。而氢终端金刚石表面的气态吸附物在温度升高时容易解吸附、引起电导退化,例如空气吸附表面电导在80℃就出现了明显的退化,这造成增强型氢终端金刚石FET的热不稳定性。要提高器件稳定性需要额外的钝化工艺,这无疑增加了制作成本。同时,这些栅介质带来的固定电荷以及陷阱电荷等通常对氢终端金刚石表面电导尤其是迁移率参数有明显的负面影响,使得栅下沟道虽然形成增强型,但器件导通后导通电阻大、跨导和输出电流较低,难以发挥氢终端金刚石表面电导的优势。
此外,对于表面沟道调制来说,其实现增强型器件方法的工艺和器件结构比较复杂,且也存在导通电阻较大、源漏电流和跨导较小或者需要额外钝化等问题。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种增强型氢终端金刚石场效应晶体管及其制备方法。本发明要解决的技术问题通过以下技术方案实现:
一种增强型氢终端金刚石场效应晶体管,包括:金刚石衬底、位于所述金刚石衬底上的氢终端表面、位于所述氢终端表面上两侧的源、漏电极、位于所述源、漏电极之间的栅电极以及位于所述栅电极下方的MgF2栅介质层;其中,
所述MgF2栅介质层位于所述源、漏电极之间的所述氢终端表面上,并向两边延伸至完全覆盖所述源、漏电极的上表面以形成钝化层。
在本发明的一个实施例中,所述MgF2栅介质层的厚度为5~25nm。
在本发明的一个实施例中,所述金刚石衬底为单晶或者多晶金刚石衬底。
在本发明的一个实施例中,所述源、漏电极的材料为金属Au,其厚度为60~140nm。
在本发明的一个实施例中,所述栅电极的材料为金属Al,其厚度为60~140nm。
在本发明的一个实施例中,所述栅电极采用T型栅结构。
在本发明的一个实施例中,所述T型栅结构与所述源、漏电极之间的间距为零。
本发明的另一个实施例提供了一种增强型氢终端金刚石场效应晶体管的制备方法,其特征在于,包括:
采用MPCVD工艺生长金刚石薄膜作为器件的衬底;
在所述衬底上形成氢终端表面;
在所述氢终端表面淀积金属以形成源、漏电极;
在Ar气氛围下,在整个器件表面制备MgF2栅介质层;
在所述MgF2栅介质层上制作栅电极以完成整个器件的制备。
在本发明的一个实施例中,所述MgF2栅介质层采用热蒸发、磁控溅射、分子束外延或金属有机化学气相沉积工艺制备。
在本发明的一个实施例中,所述MgF2栅介质层在20~100℃的温度下制备。
本发明的有益效果:
1、本发明通过采用MgF2作为栅介质层,在氢终端金刚石表面上采用铝作为低功函数的栅金属,其与高功函数的氢终端金刚石存在负的功函数差,以形成增强型栅下沟道,从而以简单的Al/MgF2/氢终端金刚石结构实现了增强型场效应管;且由于介质层中存在的固定电荷浓度很低,对栅金属与氢终端金刚石之间的垂直电场分布影响较小,有利于形成高性能、高稳定性的器件;
2、本发明制备的MgF2栅介质层可同时作为栅介质层和钝化层,且只需经一次沉积形成,减少了制备的工艺步骤,同时提高了氢终端金刚石表面2DHG的稳定性;
3、本发明在较低温度下实现MgF2栅介质层的制备,避免了高温生长工艺中氢终端金刚石表面的气态吸附物的解吸附,保留了氢终端金刚石的高电导特性,有利于减小金刚石场效应管器件的导通电阻,提高器件的输出电流及跨导。
4、本发明提供的制备方法相比于其他增强型金刚石场效应晶体管,工艺步骤较简单,易于实现,降低了制备成本。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1a~1c是本发明实施例提供的一种增强型氢终端金刚石场效应晶体管结构示意图;
图2a~2b是本发明实施例提供的另一种增强型氢终端金刚石场效应晶体管结构示意图;
图3是本发明实施例提供的一种增强型氢终端金刚石场效应晶体管的制备方法流程图;
图4是本发明实施例提供的一种增强型氢终端金刚石场效应晶体管的制备过程示意图;
图5是本发明实施例提供的另一种增强型氢终端金刚石场效应晶体管的制备过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1a~1c,图1a~1c是本发明实施例提供的一种增强型氢终端金刚石场效应晶体管结构示意图,其中,图1a是器件结构示意图,图1b是图1a中A方向的剖视图,图1c是图1a中B方向的剖视图,该器件包括:
金刚石衬底1、位于金刚石衬底1上的氢终端表面2、位于氢终端表面2上两侧的源、漏电极3、位于源、漏电极3之间的栅电极4以及位于栅电极下方的MgF2栅介质层5;其中,
MgF2栅介质层5位于源、漏电极3之间的氢终端表面2上,并向两边延伸至完全覆盖源、漏电极3的上表面以形成钝化层。
由于MgF2(氟化镁)具有很高的化学稳定性,且有研究表明氟化镁与氢终端金刚石及其表面电导具有很好的相容性,有利于实现低导通电阻、高输出电流和高跨导的氢终端金刚石场效应管。以氟化镁为介质的Al/MgF2/H-diamond MIS电容表现出负的平带电容、较低密度的固定电荷和较低的泄漏电流,表明氟化镁可以用来制备栅压摆幅大的增强型氢终端金刚石器件。此外,氟化镁可在较低温下生长,且热稳定性较高,可作为钝化介质。
因此,本实施例在源、漏电极之间的氢终端表面覆盖满MgF2介质,作为栅介质层,同时向两侧源、漏电极部分延伸,直至完全覆盖源漏电极,以形成源、漏电极表面的钝化层。本实施例采用MgF2栅介质层可同时作为栅介质层和钝化层,且只需经一次沉积形成,减少了制备的工艺步骤,同时提高了氢终端金刚石表面2DHG的稳定性。
此外,MgF2介质层中存在的固定电荷浓度很低,对栅金属与氢终端金刚石之间的垂直电场分布影响较小,有利于形成高性能的器件。
具体地,本实施例中的MgF2栅介质层5的厚度为5~25nm,比如,MgF2栅介质层5的厚度可以取5nm、10nm、15nm、20nm、25nm。
进一步地,金刚石衬底1为单晶或者多晶金刚石衬底,源、漏电极3的材料为金属Au,其厚度为60~140nm;栅电极4的材料为金属Al,其厚度为60~140nm。
本实施例通过采用MgF2作为栅介质层,在氢终端金刚石表面上采用铝作为低功函数的栅金属,其与高功函数的氢终端金刚石存在负的功函数差,以形成增强型栅下沟道,从而以简单的Al/MgF2/氢终端金刚石结构实现了增强型场效应管。
在本发明的另一个实施例中,栅电极4还可以采用T型栅结构,请参见图2a~2b,图2a~2b是本发明实施例提供的另一种增强型氢终端金刚石场效应晶体管结构示意图,其中,图2a是器件结构正视图,图2b是器件的剖视图,其中,T型栅结构与源、漏电极之间的间距为零。
具体地,T型栅的栅帽隔着栅介质层覆盖在源漏电极上,栅根隔着介质层处于源、漏电极之间;且栅电极与源漏电极之间的间距均为零。
本实施例采用零栅源间距的T型栅结构,减小了栅源之间和栅漏之间总的串联电阻,从而减小了导通电阻,提高了输出电流以及跨导,提高了器件性能。
实施例二
在上述实施例一的基础上,本实施例提供了一种增强型氢终端金刚石场效应晶体管的制备方法,请参见图3,图3是本发明实施例提供一种增强型氢终端金刚石场效应晶体管的制备方法流程图,该方法包括:
S1:采用MPCVD工艺生长金刚石薄膜作为器件的衬底。
具体地,本实施例利用MPCVD工艺(Microwave Plasma Chemical VaporDeposition,微波等离子体化学气相淀积)生长单晶或者多晶金刚石薄膜作为器件的衬底。
S2:在衬底上形成氢终端表面。
在750~950℃下,将金刚石衬底置于微波等离子体化学气相淀积系统中,采用氢等离子体处理5~15min,并在氢气氛围中冷却到室温,使金刚石表面形成氢终端,氢终端表面吸附空气中的活性物质或原子基团形成吸附层。
具体地,本实施例将步骤S1得到的衬底置于反应室中的氢等离子体中,反应室内通入流量为400sccm的氢气,设置压强为60mbar,在温度为750℃、微波功率为1kW的条件下,放置5min,以在金刚石衬底上生成氢终端表面。
S3:在氢终端表面淀积金属以形成源、漏电极,具体包括:
S31:在氢终端表面生长金属膜。
在本实施例中,选用金属Au作为源、漏电极金属。具体地,在氢终端表面用热蒸发工艺淀积一层60~140nm厚的金膜,以与氢终端表面形成欧姆接触,同时保护氢终端表面。可选地,本实施例中的金膜厚度为70nm。
S32:制作器件的隔离。
具体地,在金膜上旋涂光刻胶,利用接触式光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀工艺,用KI/I2溶液处理35s,将隔离区的金膜腐蚀掉,暴露出氢终端表面。
把腐蚀之后的样品置于氧等离子体中,停置5min,使暴露出的氢终端表面转换成高阻的氧终端表面,形成器件的隔离区。将样品用丙酮浸泡5min后,超声1min去除样品表面残余的光刻胶。
S33:制作源、漏电极。
具体地,在步骤S32保留的金膜上旋涂光刻胶,通过电子束光刻做出栅窗口图形,然后以湿法腐蚀的方法,利用KI/I2溶液腐蚀35s,腐蚀掉栅窗口下方的金膜,形成源、漏电极。
S4:在Ar气氛围下,在整个器件表面制备MgF2栅介质层。
进一步地,本实施例可选择采用热蒸发、磁控溅射、分子束外延或金属有机化学气相沉积工艺在20~100℃温度环境下制备MgF2栅介质层,其中,栅介质层的厚度可以取5~25nm。
具体地,本实施例选择在温度为100℃的Ar气氛围下,采用热蒸发技术在整个器件表面沉积一层5nm厚的MgF2层,以在源、漏电极之间形成栅介质层,同时在源、漏电极表面形成钝化层。
本实施例在较低温度下实现MgF2栅介质层的制备,避免了高温生长工艺中氢终端金刚石表面的气态吸附物的解吸附,保留了氢终端金刚石的高电导特性,有利于减小金刚石场效应管器件的导通电阻,提高器件的输出电流及跨导。
S5:在MgF2栅介质层上制作栅电极以完成整个器件的制备。
具体地,在整个器件表面旋涂光刻胶,通过电子束光刻技术在MgF2栅介质层上方光刻出栅金属窗口图形;再利用电子束淀积技术在MgF2栅介质层上淀积一层60~140nm厚的Al,本实施例设置Al的厚度为100nm,金属剥离后得到器件的栅电极。
至此,完成整个增强型场效应晶体管的制备。
本实施例提供的制备方法相比于其他增强型金刚石场效应晶体管,工艺步骤较简单,易于实现,降低了制作成本。
实施例三
下面以制作衬底为单晶金刚石,MgF2栅介质层和钝化层厚度为15nm的增强型金刚石场效晶体管为例,对本发明提供的制备方法做一详细说明。
请参见图4是本发明实施例提供的一种增强型氢终端金刚石场效应晶体管的制备过程示意图,具体包括:
步骤1:采用MPCVD工艺生长单晶金刚石薄膜,以作为单晶金刚石衬底,如图4a所示。
步骤2:制备氢终端金刚石表面。
将单晶金刚石衬底置于反应室中的氢等离子体中,反应室内通入流量为600sccm的氢气,设置压强为100mbar,在温度为850℃、微波功率为2kW的条件下,停置10min,以在金刚石衬底上生成氢终端表面,如图4b所示。
步骤3:在氢终端表面生长金膜。
在氢终端表面用热蒸发工艺淀积一层60nm厚的金膜,以与氢终端表面形成欧姆接触,同时保护氢终端表面,如图4c所示。
步骤4:制作器件的隔离。
在金膜上旋涂光刻胶,利用接触式光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀工艺,用KI/I2溶液处理45s,将隔离区的金膜腐蚀掉,暴露出氢终端表面,如图4d所示。
把腐蚀之后的样品置于氧等离子体中,停置10min,使暴露出的氢终端表面转换成高阻的氧终端表面,形成器件的隔离区。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。
步骤5:制作源、漏电极。
在保留的金膜上旋涂光刻胶,通过电子束光刻做出栅窗口图形,然后以湿法腐蚀的方法,利用KI/I2溶液腐蚀45s,腐蚀掉栅窗口下方的金膜,形成源极和漏极。
步骤6:制作MgF2栅介质层和钝化层。
在温度为60℃的Ar气氛围中,采用磁控溅射技术在源、漏电极之间沉积一层15nm厚的MgF2作为栅介质层和钝化层,如图4e所示。
步骤7:制作栅电极。
旋涂光刻胶,通过电子束光刻技术在MgF2栅介质层上方光刻出栅金属窗口图形;再利用电子束蒸发技术在MgF2栅介质层上淀积一层60nm厚的Al,金属剥离后得到器件的栅电极,如图4f所示。
至此,完成整个增强型氢终端金刚石场效应管的制备。
实施例四
下面以制作衬底为多晶金刚石,MgF2栅介质层和钝化层厚度为15nm,栅结构为T型的增强型金刚石场效晶体管为例,对本发明提供的制备方法做一详细说明。
请参见图5是本发明实施例提供的另一种增强型氢终端金刚石场效应晶体管的制备过程示意图,具体包括:
步骤一:采用MPCVD工艺生长多晶金刚石薄膜,以作为多晶金刚石衬底,如图5a所示。
步骤二:制备氢终端金刚石表面。
将多晶金刚石衬底置于反应室中的氢等离子体中,反应室内通入流量为800sccm的氢气,设置压强为140mbar,在温度为950℃、微波功率为3kW的条件下,停置15min,以在金刚石衬底上生成氢终端表面,如图4b所示。
步骤三:在氢终端表面生长金膜。
在氢终端表面用热蒸发工艺淀积一层100nm厚的金膜,以与氢终端表面形成欧姆接触,同时保护氢终端表面,如图5c所示。
步骤四:制作器件的隔离。
在金膜上旋涂光刻胶,利用接触式光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀工艺,用KI/I2溶液处理55s,将隔离区的金膜腐蚀掉,暴露出氢终端表面,如图5d所示。
把腐蚀之后的样品置于氧等离子体中,停置15min,使暴露出的氢终端表面转换成高阻的氧终端表面,形成器件的隔离区。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。
步骤五:制作源、漏电极。
在保留的金膜上旋涂光刻胶,通过电子束光刻做出栅窗口图形,然后以湿法腐蚀的方法,利用KI/I2溶液腐蚀55s,腐蚀掉栅窗口下方的金膜,形成源极和漏极。
步骤六:制作MgF2栅介质层和钝化层。
在温度为20℃的Ar气氛围中,采用磁控溅射技术在源、漏电极之间沉积一层25nm厚的MgF2作为栅介质层和钝化层,如图5e所示。
步骤七:制作栅电极。
旋涂光刻胶,通过电子束光刻技术在MgF2栅介质层上方光刻出栅金属窗口图形;再利用电子束蒸发技术在MgF2栅介质层上淀积一层140nm厚的Al,金属剥离后得到器件的T型栅电极,如图5f所示。
至此,完成整个增强型氢终端金刚石场效应管的制备。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种增强型氢终端金刚石场效应晶体管,其特征在于,包括:金刚石衬底(1)、位于所述金刚石衬底(1)上的氢终端表面(2)、位于所述氢终端表面(2)上两侧的源、漏电极(3)、位于所述源、漏电极(3)之间的栅电极(4)以及位于所述栅电极下方的MgF2栅介质层(5);其中,
所述MgF2栅介质层(5)位于所述源、漏电极(3)之间的所述氢终端表面(2)上,并向两边延伸至完全覆盖所述源、漏电极(3)的上表面以形成钝化层。
2.根据权利要求1所述的增强型氢终端金刚石场效应晶体管,其特征在于,所述MgF2栅介质层(5)的厚度为5~25nm。
3.根据权利要求1所述的增强型氢终端金刚石场效应晶体管,其特征在于,所述金刚石衬底(1)为单晶或者多晶金刚石衬底。
4.根据权利要求1所述的增强型氢终端金刚石场效应晶体管,其特征在于,所述源、漏电极(3)的材料为金属Au,其厚度为60~140nm。
5.根据权利要求1所述的增强型氢终端金刚石场效应晶体管,其特征在于,所述栅电极(4)的材料为金属Al,其厚度为60~140nm。
6.根据权利要求1所述的增强型氢终端金刚石场效应晶体管,其特征在于,所述栅电极(4)采用T型栅结构。
7.根据权利要求6所述的增强型氢终端金刚石场效应晶体管,其特征在于,所述T型栅结构与所述源、漏电极之间的间距为零。
8.一种增强型氢终端金刚石场效应晶体管的制备方法,其特征在于,包括:
采用MPCVD工艺生长金刚石薄膜作为器件的衬底;
在所述衬底上形成氢终端表面;
在所述氢终端表面淀积金属以形成源、漏电极;
在Ar气氛围下,在整个器件表面制备MgF2栅介质层;
在所述MgF2栅介质层上制作栅电极以完成整个器件的制备。
9.根据权利要求8所述的制备方法,其特征在于,所述MgF2栅介质层采用热蒸发、磁控溅射、分子束外延或金属有机化学气相沉积工艺制备。
10.根据权利要求9所述的制备方法,其特征在于,所述MgF2栅介质层在20~100℃的温度下制备。
CN202010879685.7A 2020-08-27 2020-08-27 一种增强型氢终端金刚石场效应晶体管及制备方法 Pending CN112133741A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010879685.7A CN112133741A (zh) 2020-08-27 2020-08-27 一种增强型氢终端金刚石场效应晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010879685.7A CN112133741A (zh) 2020-08-27 2020-08-27 一种增强型氢终端金刚石场效应晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN112133741A true CN112133741A (zh) 2020-12-25

Family

ID=73847501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010879685.7A Pending CN112133741A (zh) 2020-08-27 2020-08-27 一种增强型氢终端金刚石场效应晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN112133741A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871465A (zh) * 2021-08-27 2021-12-31 中国电子科技集团公司第十三研究所 一种金刚石场效应晶体管及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081346A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 窒化物半導体電界効果トランジスタ
JP2010080493A (ja) * 2008-09-24 2010-04-08 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
CN107731909A (zh) * 2017-09-30 2018-02-23 西安电子科技大学 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法
CN107919395A (zh) * 2017-10-26 2018-04-17 西安电子科技大学 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081346A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 窒化物半導体電界効果トランジスタ
JP2010080493A (ja) * 2008-09-24 2010-04-08 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
CN107731909A (zh) * 2017-09-30 2018-02-23 西安电子科技大学 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法
CN107919395A (zh) * 2017-10-26 2018-04-17 西安电子科技大学 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HIROYUKI TANAKA ET AL: ""Electrical stabilization of diamond MIS interface by employing BaF2 insulator film and application to diamond MISFETs"", 《EXTENDED ABSTRACTS OF THE 1998 INTERNATIONAL CONFERENCE ON SOLID STATE AND MATERIALS》 *
HIROYUKI TANKA ET AL: "Improved stability of Metal-Insulator-Diamond Semiconductor Interface by Employing BaF2 Insulator Film", 《JPN.J.APPL.PHYS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871465A (zh) * 2021-08-27 2021-12-31 中国电子科技集团公司第十三研究所 一种金刚石场效应晶体管及制备方法

Similar Documents

Publication Publication Date Title
US8101949B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
CN103000535B (zh) 一种旁栅石墨烯场效应晶体管的制备方法
CN106981512B (zh) 金刚石基常关型场效应晶体管及其制备方法
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN112054054B (zh) 一种超低接触电阻SiC基欧姆接触制备方法
CN111987169A (zh) 基于二维氧化镓薄膜的晶体管及制备方法
WO2019119958A1 (zh) SiC功率二极管器件的制备方法及其结构
CN108550624A (zh) 一种高散热性能双栅氧化镓场效应薄膜晶体管及其制备方法
CN107919390A (zh) 基于wo3栅介质的金刚石场效应晶体管及制作方法
CN112133741A (zh) 一种增强型氢终端金刚石场效应晶体管及制备方法
CN104282764A (zh) 具有坡形栅极的4H-SiC金属半导体场效应晶体管及制作方法
CN109285894B (zh) 一种金刚石基多通道势垒调控场效应晶体管及其制备方法
CN101859704B (zh) 一种高温、高功率场效应晶体管的制备方法
US5707895A (en) Thin film transistor performance enhancement by water plasma treatment
CN107393815B (zh) 金刚石基场效应晶体管的制备方法及场效应晶体管
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN109920736A (zh) 氢终端金刚石基两步法介质层场效应晶体管及其制备方法
CN104882367A (zh) 一种改善SiC MOSFET器件沟道迁移率的方法
JP2987987B2 (ja) 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法
CN112133752B (zh) 一种复合终端表面金刚石高压场效应晶体管及其制作方法
CN108711549A (zh) 超薄氧化铝介质层金刚石场效应晶体管及其制备方法
JP4031021B2 (ja) 薄膜トランジスタの作製方法
CN116344331A (zh) 一种锡终端金刚石及其制备方法和场效应晶体管
CN115863436A (zh) 一种金刚石场效应晶体管及其制备方法
Zhang et al. P‐1.10: The Effects of Annealing Atmosphere on Dual Gate Dielectric ITO TFTs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201225