CN112133752B - 一种复合终端表面金刚石高压场效应晶体管及其制作方法 - Google Patents

一种复合终端表面金刚石高压场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN112133752B
CN112133752B CN202010879627.4A CN202010879627A CN112133752B CN 112133752 B CN112133752 B CN 112133752B CN 202010879627 A CN202010879627 A CN 202010879627A CN 112133752 B CN112133752 B CN 112133752B
Authority
CN
China
Prior art keywords
terminal surface
drain electrode
composite
electrode
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010879627.4A
Other languages
English (en)
Other versions
CN112133752A (zh
Inventor
任泽阳
梁振芳
张金风
吕丹丹
何琦
苏凯
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010879627.4A priority Critical patent/CN112133752B/zh
Publication of CN112133752A publication Critical patent/CN112133752A/zh
Application granted granted Critical
Publication of CN112133752B publication Critical patent/CN112133752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种复合终端表面金刚石高压场效应晶体管及其制作方法，该晶体管包括：金刚石衬底；复合终端表面，位于金刚石衬底的表面；源电极，位于复合终端表面的一端；漏电极，位于复合终端表面的另一端；栅介质，位于源电极和漏电极之间的复合终端表面上，且覆盖部分源电极和部分漏电极；栅电极，位于栅介质上，且位于源电极和漏电极之间；其中，复合终端表面由间隔的氢终端表面和改性终端表面形成，且改性终端表面位于漏电极下方、漏电极和栅电极之间的栅介质下方以及栅电极靠近漏电极一侧的边缘下方。该晶体管中复合终端表面的采用抑制了反向泄露电流、提高了器件耐压能力、优化了器件性能。

Description

一种复合终端表面金刚石高压场效应晶体管及其制作方法
技术领域
本发明属于微电子器件技术领域，具体涉及一种复合终端表面金刚石高压场效应晶体管及其制作方法。
背景技术
金刚石属于新一代的超宽禁带半导体材料，具有禁带宽度大、击穿电场高、载流子迁移率高、热导率高等优异的物理特性，在新一代高压、大功率、耐高温电子器件的应用中具有巨大的优势和潜力。
目前金刚石p型和n型体掺杂技术仍不成熟，室温下杂质电离出的载流子很少，这阻碍了金刚石半导体器件的发展和应用。研究发现，将金刚石在氢等离子体中处理后，形成氢终端金刚石表面，室温下该表面在空气中可以吸附一些原子基团实现转移掺杂，形成一层二维空穴气(2DHG)。这层2DHG成为场效应晶体管研究的主流。然而，氢终端金刚石自身击穿场强较低，并且常规的氢终端金刚石场效应晶体管在高压作用下，容易在栅、漏边缘形成强电场聚集，导致器件击穿的发生。
因此，如何对金刚石氢终端表面进行改性处理以此来提高器件耐压能力、优化器件性能是亟待解决的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种复合终端表面金刚石高压场效应晶体管及其制作方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种复合终端表面金刚石高压场效应晶体管，包括：
金刚石衬底；
复合终端表面，位于所述金刚石衬底的表面；
源电极，位于所述复合终端表面的一端；
漏电极，位于所述复合终端表面的另一端；
栅介质，位于所述源电极和所述漏电极之间的所述复合终端表面上，且覆盖部分所述源电极和部分所述漏电极；
栅电极，位于所述栅介质上，且位于所述源电极和所述漏电极之间；
其中，所述复合终端表面由间隔的氢终端表面和改性终端表面形成，且所述改性终端表面位于所述漏电极下方、所述漏电极和所述栅电极之间的栅介质下方以及所述栅电极靠近所述漏电极一侧的边缘下方。
在本发明的一个实施例中，所述改性终端表面包括氧终端表面、氟终端表面或者氮终端表面。
在本发明的一个实施例中，所述源电极的材料包括Au，厚度为50～200nm；所述漏电极的材料包括Au，厚度为50～200nm。
在本发明的一个实施例中，所述栅介质的厚度为3～50nm。
在本发明的一个实施例中，所述栅电极的材料包括Al，厚度为50～200nm。
本发明的另一个实施例提供了一种复合终端表面金刚石高压场效应晶体管的制备方法，包括步骤：
S1、在金刚石衬底上制备氢终端表面；
S2、在所述氢终端表面制备改性终端表面，使所述氢终端表面与所述改性终端表面间隔分布，形成复合终端表面；
S3、在所述氢终端表面中制备器件的隔离区，使所述隔离区将所述复合终端表面包围；
S4、在所述复合终端表面的一端制备源电极，另一端制备漏电极，使所述漏电极下方分布有所述改性终端表面；
S5、在所述复合终端表面、所述源电极和所述漏电极上制备栅介质，使所述栅介质位于所述源电极和所述漏电极之间的所述复合终端表面上，且覆盖部分所述源电极和部分所述漏电极，同时使所述栅介质下方分布有所述改性终端表面；
S6、在所述栅介质上制备所述栅电极，使所述栅电极位于所述源电极和所述漏电极之间，且所述栅电极靠近所述漏电极一侧的边缘下方分布有所述改性终端表面。
在本发明的一个实施例中，步骤S2包括：
S21、在所述氢终端表面生长金膜；
S22、在所述金膜表面制备改性终端图案，使所述改性终端图案位于所述栅电极靠近所述漏电极一侧的边缘下方、所述漏电极和所述栅电极之间的栅介质下方以及所述漏电极的下方以暴露出所述氢终端表面；
S23、对形成有所述改性终端图案的样品置于等离子体中刻蚀，对暴露出的所述氢终端表面进行刻蚀，得到所述改性终端表面。
在本发明的一个实施例中，所述改性终端表面包括氧终端表面、氟终端表面或者氮终端表面。
在本发明的一个实施例中，所述隔离区包括氧终端表面。
与现有技术相比，本发明的有益效果：
本发明的复合终端表面金刚石高压场效应晶体管采用氢终端表面和改性终端表面间隔形成的复合终端表面，该复合终端表面可以调控表面势垒高度，抑制反向泄露电流；同时该复合终端调控了横向与纵向电场的分布，使高压下电场的分布比氢终端表面更均匀，提高了器件的耐压能力；另外，对比氢终端金刚石表面，采用复合终端表面提高了终端表面与金属电极的粘附性；因此，复合终端表面的采用抑制了反向泄露电流、提高了器件耐压能力、优化了器件性能。
附图说明
图1为本发明实施例提供的一种复合终端表面金刚石高压场效应晶体管的结构示意图；
图2为本发明实施例提供的一种复合终端表面金刚石高压场效应晶体管的制备方法的流程示意图；
图3a-图3i为本发明实施例提供的一种复合终端表面金刚石高压场效应晶体管的制备方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种复合终端表面金刚石高压场效应晶体管的结构示意图。该复合终端表面金刚石高压场效应晶体管包括：金刚石衬底1、复合终端表面2、源电极3、漏电极4、栅介质5和栅氧化层6。
其中，金刚石衬底1为单晶或多晶金刚石衬底；复合终端表面2位于金刚石衬底1的表面；源电极3位于复合终端表面2的一端；漏电极4位于复合终端表面2的另一端；栅介质5位于源电极3和漏电极4之间的复合终端表面2上，且覆盖部分源电极3和部分漏电极4；栅电极6，位于栅介质5上，且位于源电极3和漏电极4之间；其中，复合终端表面2由间隔的氢终端表面21和改性终端表面22形成，且改性终端表面22位于漏电极4下方、漏电极4和栅电极6之间的栅介质5下方以及栅电极6靠近漏电极4一侧的边缘下方。
本实施例中，改性终端表面22是由氢终端表面21改性得到的，也就是，对位于漏电极4下方、漏电极4和栅电极6之间的栅介质5下方以及栅电极6靠近漏电极4一侧的边缘下方的氢终端表面21进行改性处理，得到改性终端表面22。
对于改性终端表面22的形状，可以在相应的位置处采用如图1所示的间隔分布的、竖条状的多个矩形，对于矩形的宽度、矩形之间的距离可以根据实际器件设计需求而定；也可以在相应的位置处采用一个矩形，对于矩形的宽度可以根据实际器件设计需求而定；也可以在相应的位置处采用一个或多个其他形状，例如梯形、三角形、不规则形状等，只要是对氢终端表面21的相应位置进行改性得到即可，本实施例不做进一步限制。
上述相应位置包括3个位置：漏电极4下方、漏电极4和栅电极6之间的栅介质5下方以及栅电极6靠近漏电极4一侧的边缘下方。
在一个具体实施例中，改性终端表面22包括氧终端表面、氟终端表面或者氮终端表面，即对氢终端表面21的相应位置进行氧改性处理、氟改性处理或者氮改性处理，使相应位置的氢终端表面21变为氧终端表面、氟终端表面或者氮终端表面，从而形成氢/氧复合终端表面、氢/氟复合终端表面、氢/氮复合终端表面。
在一个具体实施例中，源电极3的材料包括Au，厚度为50～200nm。漏电极4的材料包括Au，厚度为50～200nm。栅介质5的厚度为3～50nm。栅电极6的材料包括Al，厚度为50～200nm。
本实施例的复合终端表面金刚石高压场效应晶体管采用氢终端表面和改性终端表面间隔形成的复合终端表面，该复合终端表面可以调控表面势垒高度，抑制反向泄露电流；同时该复合终端调控了横向与纵向电场的分布，使高压下电场的分布比氢终端表面更均匀，提高了器件的耐压能力；另外，对比氢终端金刚石表面，采用复合终端表面提高了终端表面与金属电极的粘附性；因此，该晶体管通过采用复合终端表面，解决了现有技术器件击穿场强低、反向泄露电流大、高压下氢终端表面电场分布不均匀且不耐高压、氢终端表面与金属电极粘附性不好的问题，可以调控高压下氢终端表面电场的分布，使其更均匀且耐高压，提高了氢终端表面与金属电极的粘附性，同时抑制了反向泄露电流，优化了器件性能，可用于高压功率器件。
实施例二
在实施例一的基础上，本实施例还提供了一种复合终端表面金刚石高压场效应晶体管的制备方法。在复合终端表面金刚石高压场效应晶体管的制备方法中，改性终端表面22可以分别为氧终端表面、氟终端表面或者氮终端表面，从而形成氢/氧复合终端表面、氢/氟复合终端表面、氢/氮复合终端表面。请参见图2和图3a-图3i，图2为本发明实施例提供的一种复合终端表面金刚石高压场效应晶体管的制备方法的流程示意图，图3a-图3i为本发明实施例提供的一种复合终端表面金刚石高压场效应晶体管的制备方法的过程示意图。
具体地，本实施例以氢/氧复合终端表面为例进行说明。
该制备方法包括步骤：
S1、在金刚石衬底1上制备氢终端表面21，请参见图3a。
具体地，将金刚石衬底1置于反应室中的氢等离子体中，反应室内通入流量为500～1000sccm的氢气，设置压强为80～150mbar，在温度为800～950℃、微波功率为1.5～2.5kW的条件下，停置5～30min，以在金刚石衬底1上生成氢终端表面21。
优选地，本实施例中，反应室内通入流量为1000sccm的氢气，设置压强为150mbar，温度为950℃，微波功率为2.5kW，停置时间为30min。
S2、在氢终端表面21制备改性终端表面22，使氢终端表面21与改性终端表面22间隔分布，形成复合终端表面2。
S21、在氢终端表面21生长第一金膜01，请参见图3b。
具体地，在氢终端表面21上热蒸发淀积一层50～180nm厚的第一金膜01，以与氢终端表面21形成欧姆接触，同时保护氢终端表面21。
优选地，本实施例中，第一金膜01厚度为50nm。
S22、在第一金膜01表面制备改性终端图案，使改性终端图案位于栅电极6靠近漏电极4一侧的边缘下方、漏电极4和栅电极6之间的栅介质5下方以及漏电极4的下方以暴露出氢终端表面21，请参见图3c。
具体地，在步骤S21之后的样品表面旋涂光刻胶，利用光刻机进行曝光，做出改性终端图案，使得改性终端图案位于栅电极6靠近漏电极4一侧的边缘下方、漏电极4和栅电极6之间的栅介质5下方以及漏电极4的下方；然后再通过湿法腐蚀工艺，用KI/I2溶液将改性终端图案处的第一金膜01腐蚀掉，暴露出氢终端表面21。
S23、对形成有改性终端图案的样品置于等离子体中刻蚀，对暴露出的氢终端表面21进行刻蚀，得到改性终端表面22，请参见图3d。
具体地，把腐蚀后的样品置于氧等离子体中刻蚀，停置1～5min(本实施例优选为1min)，使暴露出的氢终端表面21转化为氧终端表面22，从而形成复合终端表面2。然后将样品用丙酮浸泡5分钟后，超声1分钟去除样品表面残余的光刻胶。最后利用湿法腐蚀工艺，用KI/I2溶液处理35s，腐蚀掉步骤S23完成后结构表面的第一金膜01。
S3、在氢终端表面21中制备器件的隔离区，使隔离区将复合终端表面2包围。
首先，在包括复合终端表面2的多个器件表面用热蒸发工艺淀积一层50～180nm厚的第二金膜02，以与复合终端表面2形成欧姆接触，同时保护复合终端表面2，请参见图3e。优选地，本实施例第二金膜02厚度为50nm。
然后，在第二金膜02上旋涂光刻胶，利用光刻机进行曝光，做出隔离区图案，隔离区图案将每个器件的复合终端表面2包围起来；
接着，利用湿法腐蚀工艺，用KI/I2溶液处理35～60s(本实施例优选为35s)，将隔离区图案的第二金膜02腐蚀掉，暴露出氢终端表面21，该暴露出的氢终端表面21将每个器件的复合终端表面2包围起来。
之后，把腐蚀后的样品置于氧等离子体中，停置5min，使暴露出的氢终端表面转化为高阻的氧终端表面，形成器件的隔离区，也就是器件的隔离区是高阻的氧终端表面，请参见图3f。
最后，将样品用丙酮浸泡5分钟后，超声1分钟去除样品表面残余的光刻胶。
S4、在复合终端表面2的一端制备源电极3，另一端制备漏电极4，使漏电极4下方分布有改性终端表面22，请参见图3g。
具体地，在制备隔离区的样品表面旋涂光刻胶，通过接触式光刻做出栅窗口图形，然后以湿法腐蚀的方法，利用KI/I2溶液腐蚀35s，腐蚀掉栅窗口下方的第二金膜02，形成源电极3和漏电极4，同时使得漏电极4下方分布有氧终端表面22。
S5、在复合终端表面2、源电极3和漏电极4上制备栅介质5，使栅介质5位于源电极3和漏电极4之间的复合终端表面2上，且覆盖部分源电极3和部分漏电极4，同时使栅介质5下方分布有改性终端表面22，请参见图3h。
具体地，采用真空热蒸发技术在源漏电极之间沉积一层3nm厚的栅介质5，使栅介质5位于源电极3和漏电极4之间的复合终端表面2上，且覆盖部分源电极3和部分漏电极4，同时使栅介质5下方分布有改性终端表面22。
S6、在栅介质5上制备栅电极6，使栅电极6位于源电极3和漏电极4之间，且栅电极6靠近漏电极4一侧的边缘下方分布有改性终端表面22，请参见图3i。
具体地，利用金属蒸发，在栅介质5(栅氧化层)上沉积一层50nm厚的铝膜，然后经过剥离工艺，形成栅电极6，使栅电极6位于源电极3和漏电极4之间，且栅电极6靠近漏电极4一侧的边缘下方分布有改性终端表面22，从而完成器件的制备。
本实施例的制备方法制备形成氢终端表面和改性终端表面间隔形成的复合终端表面，该复合终端表面可以调控表面势垒高度，抑制反向泄露电流；同时该复合终端调控了横向与纵向电场的分布，使高压下电场的分布比氢终端表面更均匀，提高了器件的耐压能力；另外，对比氢终端金刚石表面，采用复合终端表面提高了终端表面与金属电极的粘附性；因此，复合终端表面的采用抑制了反向泄露电流、提高了器件耐压能力、优化了器件性能。
实施例三
在实施例一和实施例二的基础上，请结合图2和图3a-图3i，本实施例以氢/氟复合终端表面为例进行说明。
S1、在金刚石衬底1上制备氢终端表面21，请参见图3a。
将金刚石衬底置于反应室中的氢等离子体中，反应室内通入流量为700sccm的氢气，设置压强为100mbar，在温度为875℃、微波功率为2kW下，停置15min，以在金刚石衬底上生成氢终端表面21。
S2、在氢终端表面21制备改性终端表面22，使氢终端表面21与改性终端表面22间隔分布，形成复合终端表面2。
S21、在氢终端表面21生长第一金膜01，请参见图3b。
具体地，在氢终端表面21上热蒸发淀积一层100nm厚的第一金膜01，以与氢终端表面21形成欧姆接触，同时保护氢终端表面21。
S22、在第一金膜01表面制备改性终端图案，使改性终端图案位于栅电极6靠近漏电极4一侧的边缘下方、漏电极4和栅电极6之间的栅介质5下方以及漏电极4的下方以暴露出氢终端表面21，请参见图3c。
具体地，在步骤S21之后的样品表面旋涂光刻胶，利用光刻机进行曝光，做出改性终端图案，使得改性终端图案位于栅电极6靠近漏电极4一侧的边缘下方、漏电极4和栅电极6之间的栅介质5下方以及漏电极4的下方；然后再通过湿法腐蚀工艺，用KI/I2溶液将改性终端图案处的第一金膜01腐蚀掉，暴露出氢终端表面21。
S23、对形成有改性终端图案的样品置于等离子体中刻蚀，对暴露出的氢终端表面21进行刻蚀，得到改性终端表面22，请参见图3d。
具体地，把腐蚀后的样品置于氟等离子体中刻蚀，停置2min，使暴露出的氢终端表面21转化为氟终端表面22，从而形成复合终端表面2。然后将样品用丙酮浸泡5分钟后，超声1分钟去除样品表面残余的光刻胶。最后利用湿法腐蚀工艺，用KI/I2溶液处理45s，腐蚀掉步骤S23完成后结构表面的第一金膜01。
S3、在氢终端表面21中制备器件的隔离区，使隔离区将复合终端表面2包围。
首先，在包括复合终端表面2的多个器件表面用热蒸发工艺淀积一层100nm厚的第二金膜02，以与复合终端表面2形成欧姆接触，同时保护复合终端表面2，请参见图3e。
然后，在第二金膜02上旋涂光刻胶，利用光刻机进行曝光，做出隔离区图案，隔离区图案将每个器件的复合终端表面2包围起来；
接着，利用湿法腐蚀工艺，用KI/I2溶液处理45s，将隔离区图案的第二金膜02腐蚀掉，暴露出氢终端表面21，该暴露出的氢终端表面21将每个器件的复合终端表面2包围起来。
之后，把腐蚀后的样品置于氧等离子体中，停置5min，使暴露出的氢终端表面转化为高阻的氧终端表面，形成器件的隔离区，也就是器件的隔离区是高阻的氧终端表面，请参见图3f。
最后，将样品用丙酮浸泡5分钟后，超声1分钟去除样品表面残余的光刻胶。
S4、在复合终端表面2的一端制备源电极3，另一端制备漏电极4，使漏电极4下方分布有改性终端表面22，请参见图3g。
具体地，在制备隔离区的样品表面旋涂光刻胶，通过接触式光刻做出栅窗口图形，然后以湿法腐蚀的方法，利用KI/I2溶液腐蚀45s，腐蚀掉栅窗口下方的第二金膜02，形成源电极3和漏电极4，同时使得漏电极4下方分布有氧终端表面22。
S5、在复合终端表面2、源电极3和漏电极4上制备栅介质5，使栅介质5位于源电极3和漏电极4之间的复合终端表面2上，且覆盖部分源电极3和部分漏电极4，同时使栅介质5下方分布有改性终端表面22，请参见图3h。
具体地，采用真空热蒸发技术在源漏电极之间沉积一层25nm厚的栅介质5，使栅介质5位于源电极3和漏电极4之间的复合终端表面2上，且覆盖部分源电极3和部分漏电极4，同时使栅介质5下方分布有改性终端表面22。
S6、在栅介质5上制备栅电极6，使栅电极6位于源电极3和漏电极4之间，且栅电极6靠近漏电极4一侧的边缘下方分布有改性终端表面22，请参见图3i。
具体地，利用金属蒸发，在栅介质5(栅氧化层)上沉积一层100nm厚的铝膜，然后经过剥离工艺，形成栅电极6，使栅电极6位于源电极3和漏电极4之间，且栅电极6靠近漏电极4一侧的边缘下方分布有改性终端表面22，从而完成器件的制备。
实施例四
在实施例一和实施例二的基础上，请结合图2和图3a-图3i，本实施例以氢/氮复合终端表面为例进行说明。
S1、在金刚石衬底1上制备氢终端表面21，请参见图3a。
将金刚石衬底置于反应室中的氢等离子体中，反应室内通入流量为1000sccm的氢气，设置压强为150mbar，在温度为950℃、微波功率为2.5kW下，停置30min，以在金刚石衬底上生成氢终端表面21。
S2、在氢终端表面21制备改性终端表面22，使氢终端表面21与改性终端表面22间隔分布，形成复合终端表面2。
S21、在氢终端表面21上生长第一金膜01，请参见图3b。
具体地，在氢终端表面21上热蒸发淀积一层180nm厚的第一金膜01，以与氢终端表面21形成欧姆接触，同时保护氢终端表面21。
S22、在第一金膜01表面制备改性终端图案，使改性终端图案位于栅电极6靠近漏电极4一侧的边缘下方、漏电极4和栅电极6之间的栅介质5下方以及漏电极4的下方以暴露出氢终端表面21，请参见图3c。
具体地，在步骤S21之后的样品表面旋涂光刻胶，利用光刻机进行曝光，做出改性终端图案，使得改性终端图案位于栅电极6靠近漏电极4一侧的边缘下方、漏电极4和栅电极6之间的栅介质5下方以及漏电极4的下方；然后再通过湿法腐蚀工艺，用KI/I2溶液将改性终端图案处的第一金膜01腐蚀掉，暴露出氢终端表面21。
S23、对形成有改性终端图案的样品置于等离子体中刻蚀，对暴露出的氢终端表面21进行刻蚀，得到改性终端表面22，请参见图3d。
具体地，把腐蚀后的样品置于氮等离子体中刻蚀，停置5min，使暴露出的氢终端表面21转化为氮终端表面22，从而形成复合终端表面2。然后将样品用丙酮浸泡5分钟后，超声1分钟去除样品表面残余的光刻胶。最后利用湿法腐蚀工艺，用KI/I2溶液处理60s，腐蚀掉步骤S23完成后结构表面的第一金膜01。
S3、在氢终端表面21中制备器件的隔离区，使隔离区将复合终端表面2包围。
首先，在包括复合终端表面2的多个器件表面用热蒸发工艺淀积一层180nm厚的第二金膜02，以与复合终端表面2形成欧姆接触，同时保护复合终端表面2，请参见图3e。
然后，在第二金膜02上旋涂光刻胶，利用光刻机进行曝光，做出隔离区图案，隔离区图案将每个器件的复合终端表面2包围起来；
接着，利用湿法腐蚀工艺，用KI/I2溶液处理60s，将隔离区图案的第二金膜02腐蚀掉，暴露出氢终端表面21，该暴露出的氢终端表面21将每个器件的复合终端表面2包围起来。
之后，把腐蚀后的样品置于氧等离子体中，停置5min，使暴露出的氢终端表面转化为高阻的氧终端表面，形成器件的隔离区，也就是器件的隔离区是高阻的氧终端表面，请参见图3f。
最后，将样品用丙酮浸泡5分钟后，超声1分钟去除样品表面残余的光刻胶。
S4、在复合终端表面2的一端制备源电极3，另一端制备漏电极4，使漏电极4下方分布有改性终端表面22，请参见图3g。
具体地，在制备隔离区的样品表面旋涂光刻胶，通过接触式光刻做出栅窗口图形，然后以湿法腐蚀的方法，利用KI/I2溶液腐蚀60s，腐蚀掉栅窗口下方的第二金膜02，形成源电极3和漏电极4，同时使得漏电极4下方分布有氧终端表面22。
S5、在复合终端表面2、源电极3和漏电极4上制备栅介质5，使栅介质5位于源电极3和漏电极4之间的复合终端表面2上，且覆盖部分源电极3和部分漏电极4，同时使栅介质5下方分布有改性终端表面22，请参见图3h。
具体地，采用真空热蒸发技术在源漏电极之间沉积一层50nm厚的栅介质5，使栅介质5位于源电极3和漏电极4之间的复合终端表面2上，且覆盖部分源电极3和部分漏电极4，同时使栅介质5下方分布有改性终端表面22。
S6、在栅介质5上制备栅电极6，使栅电极6位于源电极3和漏电极4之间，且栅电极6靠近漏电极4一侧的边缘下方分布有改性终端表面22，请参见图3i。
具体地，利用金属蒸发，在栅介质5(也称栅氧化层)上沉积一层180nm厚的铝膜，然后经过剥离工艺，形成栅电极6，使栅电极6位于源电极3和漏电极4之间，且栅电极6靠近漏电极4一侧的边缘下方分布有改性终端表面22，从而完成器件的制备。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种复合终端表面金刚石高压场效应晶体管，其特征在于，包括：
金刚石衬底(1)；
复合终端表面(2)，位于所述金刚石衬底(1)的表面；
源电极(3)，位于所述复合终端表面(2)的一端；
漏电极(4)，位于所述复合终端表面(2)的另一端；
栅介质(5)，位于所述源电极(3)和所述漏电极(4)之间的所述复合终端表面(2)上，且覆盖部分所述源电极(3)和部分所述漏电极(4)；
栅电极(6)，位于所述栅介质(5)上，且位于所述源电极(3)和所述漏电极(4)之间；
其中，所述复合终端表面(2)由间隔的氢终端表面(21)和改性终端表面(22)形成，且所述改性终端表面(22)位于所述漏电极(4)下方、所述漏电极(4)和所述栅电极(6)之间的栅介质(5)下方以及所述栅电极(6)靠近所述漏电极(4)一侧的边缘下方。
2.如权利要求1所述的复合终端表面金刚石高压场效应晶体管，其特征在于，所述改性终端表面(22)包括氧终端表面、氟终端表面或者氮终端表面。
3.如权利要求1所述的复合终端表面金刚石高压场效应晶体管，其特征在于，所述源电极(3)的材料包括Au，厚度为50～200nm；所述漏电极(4)的材料包括Au，厚度为50～200nm。
4.如权利要求1所述的复合终端表面金刚石高压场效应晶体管，其特征在于，所述栅介质(5)的厚度为3～50nm。
5.如权利要求1所述的复合终端表面金刚石高压场效应晶体管，其特征在于，所述栅电极(6)的材料包括Al，厚度为50～200nm。
6.一种复合终端表面金刚石高压场效应晶体管的制备方法，其特征在于，包括步骤：
S1、在金刚石衬底(1)上制备氢终端表面(21)；
S2、在所述氢终端表面(21)制备改性终端表面(22)，使所述氢终端表面(21)与所述改性终端表面(22)间隔分布，形成复合终端表面(2)；
S3、在所述氢终端表面(21)中制备器件的隔离区，使所述隔离区将所述复合终端表面(2)包围；
S4、在所述复合终端表面(2)的一端制备源电极(3)，另一端制备漏电极(4)，使所述漏电极(4)下方分布有所述改性终端表面(22)；
S5、在所述复合终端表面(2)、所述源电极(3)和所述漏电极(4)上制备栅介质(5)，使所述栅介质(5)位于所述源电极(3)和所述漏电极(4)之间的所述复合终端表面(2)上，且覆盖部分所述源电极(3)和部分所述漏电极(4)，同时使所述栅介质(5)下方分布有所述改性终端表面(22)；
S6、在所述栅介质(5)上制备栅电极(6)，使所述栅电极(6)位于所述源电极(3)和所述漏电极(4)之间，且所述栅电极(6)靠近所述漏电极(4)一侧的边缘下方分布有所述改性终端表面(22)。
7.如权利要求6所述的复合终端表面金刚石高压场效应晶体管的制备方法，其特征在于，步骤S2包括：
S21、在所述氢终端表面(21)生长金膜；
S22、在所述金膜表面制备改性终端图案，使所述改性终端图案位于所述栅电极(6)靠近所述漏电极(4)一侧的边缘下方、所述漏电极(4)和所述栅电极(6)之间的栅介质(5)下方以及所述漏电极(4)的下方以暴露出所述氢终端表面(21)；
S23、对形成有所述改性终端图案的样品置于等离子体中刻蚀，对暴露出的所述氢终端表面(21)进行刻蚀，得到所述改性终端表面(22)。
8.如权利要求6或7所述的复合终端表面金刚石高压场效应晶体管的制备方法，其特征在于，所述改性终端表面(22)包括氧终端表面、氟终端表面或者氮终端表面。
9.如权利要求6所述的复合终端表面金刚石高压场效应晶体管的制备方法，其特征在于，所述隔离区包括氧终端表面。
CN202010879627.4A 2020-08-27 2020-08-27 一种复合终端表面金刚石高压场效应晶体管及其制作方法 Active CN112133752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010879627.4A CN112133752B (zh) 2020-08-27 2020-08-27 一种复合终端表面金刚石高压场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010879627.4A CN112133752B (zh) 2020-08-27 2020-08-27 一种复合终端表面金刚石高压场效应晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN112133752A CN112133752A (zh) 2020-12-25
CN112133752B true CN112133752B (zh) 2021-11-19

Family

ID=73847551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010879627.4A Active CN112133752B (zh) 2020-08-27 2020-08-27 一种复合终端表面金刚石高压场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN112133752B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919390A (zh) * 2017-10-26 2018-04-17 西安电子科技大学 基于wo3栅介质的金刚石场效应晶体管及制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308755B2 (ja) * 1994-09-16 2002-07-29 東京瓦斯株式会社 素子分離された水素終端ダイヤモンド半導体素子の製造方法
JP3657591B2 (ja) * 2003-03-25 2005-06-08 独立行政法人科学技術振興機構 ｐチャンネル電界効果トランジスタ及びそれを用いたセンサ
CN101859704B (zh) * 2010-05-26 2012-05-02 上海大学 一种高温、高功率场效应晶体管的制备方法
EP3379580A1 (en) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919390A (zh) * 2017-10-26 2018-04-17 西安电子科技大学 基于wo3栅介质的金刚石场效应晶体管及制作方法

Also Published As

Publication number Publication date
CN112133752A (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
US8652944B2 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
CN110379857B (zh) 一种包含p型氧化镓薄层的开关器件及其制备方法
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN108172573B (zh) 适用于35GHz交流频率下工作的GaN整流器及其制备方法
WO2019119959A1 (zh) SiC肖特基二极管的制备方法及其结构
WO2019119958A1 (zh) SiC功率二极管器件的制备方法及其结构
CN114171392B (zh) 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法
WO2021042611A1 (zh) 一种碳化硅半导体器件终端及其制造方法
CN110148626B (zh) 极化掺杂InN基隧穿场效应晶体管及其制作方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN107919390A (zh) 基于wo3栅介质的金刚石场效应晶体管及制作方法
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN112133752B (zh) 一种复合终端表面金刚石高压场效应晶体管及其制作方法
CN107919395A (zh) 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN109285894B (zh) 一种金刚石基多通道势垒调控场效应晶体管及其制备方法
CN112018032A (zh) 一种阵列基板、其制备方法及显示面板
KR20170056388A (ko) 육방정계 질화붕소 및 그래핀의 이종접합구조 제조방법 및 이를 이용한 박막 트랜지스터
CN115312605A (zh) 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法
CN113871488A (zh) 一种复合结构的垂直氧化镓异质结二极管及其制作方法
CN109378312B (zh) 一种体掺杂金刚石基常关型场效应晶体管及其制备方法
CN112002711A (zh) 阵列基板及其制备方法
CN101976685B (zh) 具有蚀刻停止层的晶体管结构及其制作方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN110729358B (zh) 薄膜晶体管及其制造方法
WO2019010737A1 (zh) 薄膜晶体管的制作方法及薄膜晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant