CN112018032A - 一种阵列基板、其制备方法及显示面板 - Google Patents

一种阵列基板、其制备方法及显示面板 Download PDF

Info

Publication number
CN112018032A
CN112018032A CN201910392488.XA CN201910392488A CN112018032A CN 112018032 A CN112018032 A CN 112018032A CN 201910392488 A CN201910392488 A CN 201910392488A CN 112018032 A CN112018032 A CN 112018032A
Authority
CN
China
Prior art keywords
pattern
active layer
forming
silicon
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910392488.XA
Other languages
English (en)
Inventor
袁广才
董学
关峰
高宇鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910392488.XA priority Critical patent/CN112018032A/zh
Priority to PCT/CN2020/081172 priority patent/WO2020228421A1/zh
Priority to US17/047,912 priority patent/US11715744B2/en
Publication of CN112018032A publication Critical patent/CN112018032A/zh
Priority to US18/208,529 priority patent/US20230352496A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板、其制备方法及显示面板，包括：在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管。在形成第一薄膜晶体管的有源层时，利用催化剂颗粒与硅具有较低的共熔点、以非晶硅的吉布斯自由能大于结晶硅(硅基纳米线)的吉布斯自由能为驱动力、通过熔融的催化剂颗粒吸收非晶硅形成过饱和硅共熔体，使硅成核生长成为硅基纳米线。并且硅基纳米线在生长过程中，非晶硅薄膜在催化剂颗粒的作用下沿着导向结构线性生长，从而获得高密度、高均一性的硅基纳米线。另外，通过对催化剂颗粒的尺寸以及非晶硅薄膜的厚度进行控制还可以实现对硅基纳米线的宽度进行控制。从而实现尺度均一可控的硅基纳米线薄膜晶体管的制备。

Description

一种阵列基板、其制备方法及显示面板
技术领域
本发明涉及半导体技术领域，尤指一种阵列基板、其制备方法及显示面板。
背景技术
硅基纳米线为近年来开发的新型硅基半导体材料，具有一维的尺度结构，更加优异的半导体特性。采用硅基纳米线作为薄膜晶体管沟道可以获得更高的迁移率以及更加稳定的特性。
但是，硅基纳米线作为薄膜晶体管沟道材料，其尺度的均一性、可控性尤为重要。为满足显示器件的均一性需求，如何获得尺度均一可控的硅基纳米线薄膜晶体管已成为人们研究的热点。
发明内容
本发明实施例提供一种阵列基板、其制备方法及显示面板，用以实现具有尺度均一可控的硅基纳米线薄膜晶体管的阵列基板。
本发明实施例提供的一种阵列基板的制备方法，包括：在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管；其中形成所述第一薄膜晶体管包括：在衬底基板上形成第一栅电极的图形、第一有源层的图形、第一源电极和第一漏电极的图形；形成所述第二薄膜晶体管包括：在衬底基板上形成第二栅电极的图形、第二有源层的图形、第二源电极和第二漏电极的图形；
所述第一有源层的材料与所述第二有源层的材料不相同；
且在形成所述第一有源层的图形之前，还包括：
形成导向结构；
在所述导向结构至少一侧形成至少一个催化剂颗粒的图形；其中，所述催化剂颗粒与硅具有温度范围在200℃～1000℃共熔点；
形成所述第一有源层的图形，具体包括：
形成覆盖所述催化剂颗粒和所述导向结构的非晶硅薄膜；
对所述非晶硅薄膜进行退火，使非晶硅由所述催化剂颗粒开始沿所述导向结构的延伸方向生长形成硅基纳米线；
去除所述催化剂颗粒，并保留第一预设区域内的所述非晶硅薄膜和所述硅基纳米线，形成所述第一有源层的图形，其中，所述催化剂颗粒位于所述第一预设区域外。
可选地，在本发明实施例提供的制备方法中，所述第二有源层的材料为低温多晶硅材料、碳纳米管材料或者氧化物半导体材料。
可选地，在本发明实施例提供的制备方法中，所述第一栅电极的图形与所述第二栅电极的图形通过一次构图工艺形成；
所述第一源电极的图形、所述第一漏电极的图形、所述第二源电极的图形和所述第二漏电极的图形通过一次构图工艺同时形成。
可选地，在本发明实施例提供的制备方法中，所述第二有源层的材料为低温多晶硅材料；
所述第二有源层的图形和所述第一有源层的图形通过一次构图工艺同时形成，具体为：
在对所述非晶硅薄膜进行退火之后，对形成有所述硅基纳米线的非晶硅薄膜进行准分子激光退火处理，使所述非晶硅薄膜转换为低温多晶硅薄膜；
去除所述催化剂颗粒，并对所述低温多晶硅薄膜进行构图，保留所述第一预设区域的硅基纳米线和所述低温多晶硅薄膜形成第一有源层的图形，保留第二预设区域的低温多晶硅薄膜形成第二有源层的图形。
可选地，在本发明实施例提供的制备方法中，形成多个导向结构，所述多个导向结构中的任一个均沿第一方向延伸，所述多个导向结构垂直于所述第一方向的截面包括凹凸结构，且所述凹凸结构的每一凹槽内形成有一个所述催化剂颗粒。
可选地，在本发明实施例提供的制备方法中，形成多个导向结构，所述多个导向结构中的任一个均沿第一方向延伸，所述多个导向结构垂直于所述第一方向的截面为包括至少一个台阶的阶梯结构，且所述阶梯结构的每一台阶上形成有一个所述催化剂颗粒。
可选地，在本发明实施例提供的制备方法中，在形成所述第一栅电极的图形之后形成所述第一有源层的图形；
形成所述第一栅电极的图形之后，在形成所述第一有源层的图形之前，还包括：形成第一栅极绝缘层；
所述形成多个导向结构，具体包括：对所述第一栅极绝缘层进行构图，形成所述导向结构。
可选地，在本发明实施例提供的制备方法中，在形成所第一述栅电极的图形之后形成所述第一有源层的图形；
形成所述第一栅电极的图形之后，在形成所述第一有源层的图形之前，还包括：形成第一栅极绝缘层；
所述形成多个导向结构，具体包括：所述第一栅电极的图形和覆盖于所述第一栅电极上的所述第一栅极绝缘层构成所述导向结构，其中，所述第一栅电极垂直于所述第一方向的截面包括凹凸结构，或者，所述第一栅电极垂直于所述第一方向的截面包括至少一个台阶的阶梯结构。
可选地，在本发明实施例提供的制备方法中，在形成所述第一栅电极的图形之前形成所述第一有源层的图形；
形成多个导向结构，具体包括：在所述衬底基板上形成介电层，对所述介电层进行构图，形成所述多个导向结构。
可选地，在本发明实施例提供的制备方法中，所述催化剂颗粒的材料包括铟、锡、镍或氧化铟。
可选地，在本发明实施例提供的制备方法中，所述催化剂颗粒的粒径为5nm～10μm。
可选地，在本发明实施例提供的制备方法中，形成所述催化剂颗粒的图形，具体包括：
在形成有所述导向结构的衬底基板上形成所述催化剂膜层；
在所述催化剂膜层上形成压印胶；
对所述压印胶进行纳米压印工艺，形成压印胶颗粒的图形；
以所述压印胶颗粒的图形为掩膜图形对所述催化剂膜层进行刻蚀，形成所述催化剂颗粒的图形。
可选地，在本发明实施例提供的制备方法中，形成所述催化剂颗粒的图形，具体包括：
在形成有所述导向结构的衬底基板上形成所述催化剂膜层；
在所述催化剂膜层上形成压印胶；
对所述压印胶进行纳米压印工艺，形成压印胶线的图形；其中所述压印胶线的延伸方向与所述导向结构的延伸方向垂直；
以所述压印胶线的图形为掩膜图形对所述催化剂膜层进行刻蚀，形成催化剂线的图形；
对所述催化剂线进行等离子体轰击，形成所述催化剂颗粒的图形。
相应地，本发明实施例还提供一种阵列基板，所述阵列基板采用本发明实施例提供的上述任一种制备方法制备；其中，所述阵列基板包括位于衬底基板上的第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括：第一栅电极、第一有源层、第一源电极和第一漏电极；所述第二薄膜晶体管包括：第二栅电极、第二有源层、第二源电极和第二漏电极；
在所述第一薄膜晶体管中，所述第一有源层下方设置有至少一个沿第一方向延伸的导向结构，所述第一有源层的材料为硅基纳米线，且所述硅基纳米线的延伸方向与所述导向结构的延伸方向相同，且所述导向结构沿所述第一方向的长度大于所述硅基纳米线沿所述第一方向的长度；
所述第二有源层的材料与所述第一有源层的材料不相同。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。
本发明有益效果如下：
本发明实施例提供的一种阵列基板、其制备方法及显示面板，包括：在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管。在形成第一薄膜晶体管的有源层时，利用催化剂颗粒与硅具有较低的共熔点、以非晶硅的吉布斯自由能大于结晶硅(硅基纳米线)的吉布斯自由能为驱动力、通过熔融的催化剂颗粒吸收非晶硅形成过饱和硅共熔体，使硅成核生长成为硅基纳米线。并且硅基纳米线在生长过程中，非晶硅薄膜在催化剂颗粒的作用下沿着导向结构线性生长，从而获得高密度、高均一性的硅基纳米线。另外，通过对催化剂颗粒的尺寸以及非晶硅薄膜的厚度进行控制还可以实现对硅基纳米线的宽度进行控制。从而实现尺度均一可控的硅基纳米线薄膜晶体管的制备。另外，第一有源层和第二有源层采用不同的材料进行制作，使不同薄膜晶体管发挥不同的优势，以增加阵列基板的实用范围。
附图说明
图1为本发明实施例提供的制备方法中的部分步骤流程图；
图2a为本发明实施例提供的多个导向结构的结构示意图；
图2b为本发明实施例提供的多个导向结构的结构示意图；
图3a为图2a所示的多个导向结构沿AA’方向的一种截面示意图；
图3b为图2b所示的多个导向结构沿AA’方向的另一种截面示意图；
图4a至图4d为本发明实施例提供的在制备催化剂颗粒时执行各步骤后的结构示意图；
图5a至图5c为本发明实施例提供的在制备催化剂颗粒时执行各步骤后的结构示意图；
图6a至图6h为本发明实施例提供的在制备阵列基板时执行各步骤后的结构示意图；
图7为本发明实施例提供的阵列基板的结构示意图；
图8为本发明实施例提供的导向结构的一种结构示意图；
图9a至图9i为本发明实施例提供的在制备阵列基板时执行各步骤后的结构示意图；
图10为本发明实施例提供的阵列基板的结构示意图；
图11a为本发明实施例提供的阵列基板中第一薄膜晶体管的结构示意图；
图11b为图11a所示的第一薄膜晶体管沿CC’方向的截面示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种阵列基板的制备方法，包括：在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管；其中形成第一薄膜晶体管包括：在衬底基板上形成第一栅电极的图形、第一有源层的图形、第一源电极和第一漏电极的图形；形成第二薄膜晶体管包括：在衬底基板上形成第二栅电极的图形、第二有源层的图形、第二源电极和第二漏电极的图形；
第一有源层的材料与第二有源层的材料不相同；
且在形成第一有源层的图形之前，如图1所示，还包括：
S101、形成导向结构；
S102、在导向结构的至少一侧形成至少一个催化剂颗粒的图形；其中，催化剂颗粒与硅具有温度范围在200℃～1000℃共熔点；
形成第一有源层的图形，具体包括：
S103、形成覆盖催化剂颗粒和导向结构的非晶硅薄膜；
S104、对非晶硅薄膜进行退火，使非晶硅由催化剂颗粒开始沿导向结构的延伸方向生长形成硅基纳米线；
S105、去除催化剂颗粒，并保留第一预设区域内的非晶硅薄膜和硅基纳米线，形成第一有源层的图形，其中，催化剂颗粒位于第一预设区域外。
本发明实施例的提供的阵列基板的制备方法，包括：在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管。在形成第一薄膜晶体管的有源层时，利用催化剂颗粒与硅具有较低的共熔点、以非晶硅的吉布斯自由能大于结晶硅(硅基纳米线)的吉布斯自由能为驱动力、通过熔融的催化剂颗粒吸收非晶硅形成过饱和硅共熔体，使硅成核生长成为硅基纳米线。并且硅基纳米线在生长过程中，非晶硅薄膜在催化剂颗粒的作用下沿着导向结构线性生长，从而获得高密度、高均一性的硅基纳米线。另外，通过对催化剂颗粒的尺寸以及非晶硅薄膜的厚度进行控制还可以实现对硅基纳米线的宽度进行控制。从而实现尺度均一可控的硅基纳米线薄膜晶体管的制备。
另外，第一有源层和第二有源层采用不同的材料进行制作，使不同薄膜晶体管发挥不同的优势，以增加阵列基板的实用范围。
在具体实施时，由于硅基纳米线与多晶硅相比具有更加优异的半导体特性与更小的尺寸维度，因此，第一薄膜晶体管的尺寸可以做的相对较小，因此，在面板的边框区域应用第一薄膜晶体管，可以获得更小的边框尺寸；在开关晶体管中应用第一薄膜晶体管，可以获得更快的开关速度，获得更高的刷新频率；当第一薄膜晶体管应用于背板中的大尺寸晶体管时，可以避免半导体层发热导致器件特性漂移。
可选地，在本发明实施例提供的制备方法中，第二有源层的材料为低温多晶硅材料、碳纳米管材料或者氧化物半导体材料中的任意一种或者多种。
在具体实施时，低温多晶硅具有较高的迁移率与稳定性，但是在大尺寸面板中，均匀性比较难控制。碳纳米管同样具有较高的迁移率，并且可以实现柔性显示。氧化物半导体材料的迁移率相对低一点，但是大尺寸面板中可以保证均一性好、漏电流低、透明以及制作工艺简单。因此，第二有源层的材料可以根据实际需求进行选择。第二有源层与第一有源层配合使用，满足不同的电路需求，如调控薄膜晶体管的亚阈值摆幅SS，薄膜晶体管的关态电流Ioff，薄膜晶体管的迁移率等。
在具体实施时，为了简化制作工艺和节约生产成本，第一薄膜晶体管和第二薄膜晶体管中，具有相同功能的膜层尽可能的同层进行制备。
可选地，在本发明实施例提供的制备方法中，第一栅电极的图形与第二栅电极的图形通过一次构图工艺形成；
第一源电极的图形、第一漏电极的图形、第二源电极的图形和第二漏电极的图形通过一次构图工艺同时形成。
在具体实施时，在本发明实施例提供的上述制备方法中，当第二有源层的材料为低温多晶硅材料时，为了简化工艺步骤以及降低成本，第一有源层和第二有源层可以采用同一层非晶硅薄膜进行制备。
具体地，在本发明实施例提供的制备方法中，第二有源层的材料为低温多晶硅材料；
第二有源层的图形和第一有源层的图形通过一次构图工艺同时形成，具体为：
在对非晶硅薄膜进行退火之后，对形成有硅基纳米线的非晶硅薄膜进行准分子激光退火处理，使非晶硅薄膜转换为低温多晶硅薄膜；
去除催化剂颗粒，并对低温多晶硅薄膜进行构图，保留第一预设区域的硅基纳米线和低温多晶硅薄膜形成第一有源层的图形，保留第二预设区域的低温多晶硅薄膜形成第二有源层的图形。
需要说明的是，在本发明实施例提供的制备方法中，第一预设区域为用于形成第一有源层的区域，第二预设区域为用于形成第二有源层的区域。
具体地，在本发明实施例提供的制备方法中，导向结构越多，意味着形成的硅基纳米线越多，因此，形成多个导向结构可以保证第一有源层中有多条硅基纳米线，从而提升第一薄膜晶体管的迁移率。
可选地，在本发明实施例提供的制备方法中，如图2a所示，形成多个导向结构01，多个导向结构01中的任一个均沿第一方向X延伸，如图3a所示，多个导向结构01垂直于第一方向的截面包括凹凸结构，且凹凸结构的每一凹槽内形成有一个催化剂颗粒021；或者单个导向结构沿第一方向延伸的顶面包括凹凸结构。
可选地，在本发明实施例提供的制备方法中，如图2b所示，形成多个导向结构01，多个导向结构01中的任一个均沿第一方向X延伸，如图3b所示，多个导向结构01垂直于第一方向的截面为包括至少一个台阶的阶梯结构，且阶梯结构的每一台阶上形成有一个催化剂颗粒021；或者单个导向结构沿第一方向延伸的侧面包括至少一个台阶的阶梯结构。
在具体实施时，如图3a和图3b所示，导向结构01垂直于第一方向的截面包括凹凸结构或包括至少一个台阶的阶梯结构，可以实现硅基纳米线的多层次分布，从而提升沟道宽度的同时可以解决散热问题。
当然，在具体实施时，多个导向结构垂直于第一方向的截面也可以同时包括凹凸结构和阶梯结构，在此不作限定。
可以理解的是，多个导向结构可以通过分次制作，如分别形成多个条状结构；如果多个导向结构的材质相同，其还可以最终形成一体结构；多个导向结构也可以通过一次成膜工艺后进行图案化构成一体成型。
需要说明的是，在本发明实施例提供的制备方法中，每个导向结构沿第一方向延伸的侧面也可以是一个平面，在具体实施时，侧面与底面的夹角优选大于或等于60°，这样可以保证后续非晶硅薄膜能够覆盖位于导向结构侧面的催化剂颗粒，以保证硅基纳米线的正常生长。
可选地，在本发明实施例提供的制备方法中，在形成第一栅电极的图形之后形成第一有源层的图形；
形成第一栅电极的图形之后，在形成第一有源层的图形之前，还包括：形成第一栅极绝缘层；
形成多个导向结构，具体包括：对第一栅极绝缘层进行构图，形成导向结构。
在具体实施时，通过对第一栅极绝缘层进行构图，形成导向结构，可以避免由于单独增加用于制备导向结构的膜层而导致的阵列基板的厚度增加。
可选地，在本发明实施例提供的制备方法中，在形成所第一述栅电极的图形之后形成第一有源层的图形；
形成第一栅电极的图形之后，在形成第一有源层的图形之前，还包括：形成第一栅极绝缘层；
形成多个导向结构，具体包括：第一栅电极的图形和覆盖于第一栅电极上的第一栅极绝缘层构成导向结构，其中，第一栅电极垂直于第一方向的截面包括凹凸结构，或者，第一栅电极垂直于第一方向的截面为包括至少一个台阶的阶梯结构。
在具体实施时，将第一栅电极的表面图案化以构成多个导向结构，覆盖于第一栅电极上的第一栅极绝缘层由于第一栅电极具有导向结构的形貌而具有相应的结构。而通过将第一栅电极的图形构成导向结构，可以避免由于单独增加用于制备导向结构的膜层而导致的阵列基板的厚度增加，并且还不用增加构图工艺，仅是将现有栅电极的图形作了改变。
在具体实施时，在本发明实施例提供的制备方法中，第一栅极绝缘层复用为第二薄膜晶体管的栅极绝缘层。
可选地，在本发明实施例提供的制备方法中，在形成第一栅电极的图形之前形成第一有源层的图形；
形成多个导向结构，具体包括：在衬底基板上形成介电层，对介电层进行构图，形成多个导向结构。
在具体实施时，在本发明实施例提供的制备方法中，介电层可以通过沉积的方法形成，在此不作限定。
在具体实施时，介电层的材料可以为氧化铝(AlOx)，氧化硅(SiOx)，氮化硅(SiNx)等，在此不作限定。
进一步地，在具体实施时，介电层可以是阵列基板的缓冲层，当然也可以在形成介电层之前，先在衬底基板上形成缓冲层，在不作限定。
可选地，在本发明实施例提供的制备方法中，催化剂颗粒的材料包括铟、锡、镍或氧化铟，在此不作限定。
可选地，在本发明实施例提供的制备方法中，催化剂颗粒的粒径可以控制在5nm～10μm之间，例如5nm、10nm、50nm、100nm、500nm、1μm、10μm等，在此不作限定。
可选地，在本发明实施例提供的制备方法中，形成催化剂颗粒的图形，具体包括：
在形成有导向结构01的衬底基板10上形成催化剂膜层02，如图4a所示；
在催化剂膜层02上形成压印胶03，如图4b所示；
对压印胶03进行纳米压印工艺，形成压印胶颗粒031的图形，如图4c所示；
以压印胶颗粒031的图形为掩膜图形对催化剂膜层02进行刻蚀，形成催化剂颗粒021的图形，如图4d所示。
或者，可选地，在本发明实施例提供的制备方法中，形成催化剂颗粒的图形，具体包括：
在形成有导向结构01的衬底基板10上形成催化剂膜层02，如图4a所示；
在催化剂膜层02上形成压印胶03，如图4b所示；
对压印胶03进行纳米压印工艺，形成压印胶线032的图形；其中压印胶线032的延伸方向与导向结构01的延伸方向垂直，如图5a所示；
以压印胶线032的图形为掩膜图形对催化剂膜层02进行刻蚀，形成催化剂线022的图形，如图5b所示；
对催化剂线进行等离子体轰击，形成催化剂颗粒021的图形，如图5c和图4d所示，其中图4d为图5c沿B-B’方向的截面图。
在具体实施时，采用纳米压印工艺形成催化剂颗粒的图形，可以实现图形的高精细化，保证催化剂颗粒的均一和可控，以保证硅基纳米线的均匀生长。
可选地，在本发明实施例提供的制备方法中，催化剂线的线宽控制在50nm～1000nm之间，例如50nm、100nm、500nm、1000nm等，在此不作限定。
在具体实施时，催化剂颗粒的粒径根据需要的硅基纳米线的线宽确定，一般催化剂颗粒的粒径接近硅基纳米线的线宽。
当然在，具体实施时，也可以采用光刻工艺形成催化剂颗粒的图形。因此，可选地，在本发明实施例提供的制备方法中，形成催化剂颗粒的图形，具体包括：
在形成有导向结构的衬底基板上形成催化剂膜层；
在催化剂膜层上形成光刻胶；
对光刻胶进行曝光、显影工艺，形成光刻胶颗粒的图形；
以光刻胶颗粒的图形为掩膜图形对催化剂膜层进行刻蚀，形成催化剂颗粒的图形。
在具体实施时，在本发明实施例提供的制备方法中，催化剂颗粒形成于导向结构沿其延伸方向的一端，这样可以保证硅基纳米线从导向结构的一端开始向另一端延伸生长。
进一步地，在本发明实施例提供的制备方法中，导向结构沿其延伸方向可以是直线型的，也可以是曲线型，在此不作限定。
在具体实施时，在本发明实施例提供的制备方法中，形成的第一薄膜晶体管的结构可以为底栅型结构，也可以为顶栅型结构；同样，形成的第二薄膜晶体管的结构可以为底栅型结构，也可以为顶栅型结构，在此不作限定。为了简化工艺以及降低成本，形成的第一薄膜晶体管和第二薄膜晶体管的结构均为底栅型结构，或均为顶栅型结构。材料相同且具有相同功能的膜层可以采用一次构图工艺来形成。
下面通过具体实施例说明本发明实施例提供的制备方法。
以第一薄膜晶体管和第二薄膜晶体管均为底栅型晶体管为例，本发明提供的一些实施例具体包括以下步骤：
步骤1、如图6a所示，通过一次构图工艺在衬底基板10上形成第一栅电极11和第二栅电极21的图形。
在具体实施时，栅电极的材料可以为钼(Mo)，铝(Al)，铜(Cu)，镍(Ti)等金属或合金，厚度可以控制在50nm～5000nm之间，在此不作限定。
步骤2、如图6b所示，形成栅极绝缘层30。
在具体实施时，栅极绝缘层的材料为介电材料，厚度可以控制在50nm～5000nm之间，在此不作限定。
步骤3、如图6c所示，在栅极绝缘层30中形成导向结构01的图形。
在具体实施时，导向结构的数量可以是一个，也可以是多个，在此不作限定。
在具体实施时，每个导向结构沿第一方向延伸，且导向结构沿第一方向延伸的侧面可以包括阶梯结构，或者为与底面的夹角为大于或等于60度角的平面，或者，导向结构沿第一方向延伸的表面可以包括凹凸结构，在此不作限定。
步骤4、如图6d所示，在导向结构01的至少一侧形成催化剂颗粒021的图形。
在具体实施时，可以在催化剂膜层上形成压印胶，对压印胶进行纳米压印工艺，形成压印胶颗粒的图形；以压印胶颗粒的图形为掩膜图形对催化剂膜层进行刻蚀，形成催化剂颗粒的图形。或者对压印胶进行纳米压印工艺，形成压印胶线的图形，以压印胶线的图形为掩膜图形对催化剂膜层进行刻蚀，形成催化剂线的图形，对催化剂线进行等离子体轰击，形成催化剂颗粒的图形。当然，也可以采用光刻工艺形成催化剂颗粒的图形。
进一步地，催化剂颗粒的粒径可以控制在5nm～10μm之间，例如5nm、10nm、50nm、100nm、500nm、1μm、10μm等，在此不作限定。催化剂颗粒的材料包括铟、锡、镍或氧化铟，在此不作限定。
步骤5、如图6e所示，形成覆盖催化剂颗粒021以及导向结构01非晶硅薄膜40；并对非晶硅薄膜40进行退火，使非晶硅由催化剂颗粒021开始沿导向结构01的延伸方向生长形成硅基纳米线41。
在具体实施时，采用等离子增强型化学气相淀积(PECVD)法沉积5nm～5000nm非晶硅薄膜，进一步非晶硅薄膜的厚度可以控制在10nm～1000nm之间，在此不作限定。
在具体实施时，退火温度可以控制在200℃～600℃之间，在此不作限定。进一步地，退火温度可以控制在250℃～450℃之间。
步骤6、如图6f所示，去除催化剂颗粒021，并保留第一预设区域内的非晶硅薄膜(图中未视出)和硅基纳米线41，形成第一有源层12的图形。
步骤7、如图6g所示，形成第二有源层22的图形。
具体地，第二有源层的材料为碳纳米管材料，可以采用旋涂与图形化刻蚀工艺形成，第二有源层的材料的厚度控制在1nm～1000nm之间。
具体地，第二有源层的材料为氧化物半导体材料，可以采用沉积与图形化刻蚀工艺形成。
步骤8、如图6h所示，通过一次构图工艺形成第一源电极13、第一漏电极14、第二源电极23和第二漏电极24的图形。
在具体实施时，源电极和漏电极的材料可以为钼(MO)，铝(Al)，铜(Cu)，镍(Ti)等金属或合金，在此不作限定。
在上述实施例中，如图7所示，在形成第一源电极13、第一漏电极14、第二源电极23和第二漏电极24之前，还可以包括形成刻蚀阻挡层50的图形。第一源电极13和第一漏电极14通过贯穿刻蚀阻挡层50的过孔与第一有源层12连接，第二源电极23和第二漏电极24通过贯穿刻蚀阻挡层50的过孔与第二有源层22连接。
在具体实施时，刻蚀阻挡层的材料为介电材料，例如氮化硅(SiNX)，氧化硅(SiOx)，氧化铝(AllOx)等，厚度控制可以在50nm～5000nm之间，在此不作限定。
需要说明的是，在本发明实施例提供的上述制备方法中，第一有源层和第二有源层的形成顺序可以互换。即步骤7在步骤5和步骤6之前。
进一步地，在本发明实施例提供的上述制备方法中，当第二有源层的材料为低温多晶硅时，在步骤5之后，步骤8之前包括：
步骤6’、对形成有硅基纳米线的非晶硅薄膜进行准分子激光退火处理，使非晶硅薄膜转换为低温多晶硅薄膜；
步骤7’、去除催化剂颗粒，并对低温多晶硅薄膜进行构图，保留第一预设区域的硅基纳米线和低温多晶硅薄膜形成第一有源层的图形，保留第二预设区域的低温多晶硅薄膜形成第二有源层的图形。
需要说明的是，当硅基纳米线的线宽与多晶硅薄膜的厚度接近时，可以通过一次构图工艺形成第一有源层和第二有源层的图形，当硅基纳米线的线宽与多晶硅薄膜的厚度相差较多时，可以采用灰色调掩膜版或者半色调掩膜版通过一次构图工艺形成，当然，也可以通过两次构图工艺形成，在此不作限定。
进一步地，在本发明实施例提供的上述制备方法中，如图8所示，导向结构01也可以由第一栅电极11和栅极绝缘层30构成。即在步骤1中将第一栅电极11的图形制备成与导向结构01的图形相似，步骤2中在第一栅电极11上形成栅极绝缘层30，使栅极绝缘层30具有与第一栅电极11相应的图形，从而可以省去步骤3对栅极绝缘层30进行构图的工艺。
以第一薄膜晶体管和第二薄膜晶体管均为顶栅型晶体管为例，本发明提供的一些实施例具体包括以下步骤：
步骤01、形成导向结构01的图形。
需要说明的是，在图9a中，虚线矩形框示意出导向结构01的凹槽部分，图9b为图9a沿BB’方向的截面示意图。
在具体实施时，导向结构采用介电材料，如SiOx，SiNx，Al2O3等，厚度控制在20nm～5000nm之间，在此不作限定。
步骤02、如图9a和图9b所示，在导向结构01的至少一侧形成催化剂颗粒021的图形，具体地，在导向结构01的凹槽部分或台阶部分，形成催化剂颗粒021的图形。
步骤03、如图9c所示，形成覆盖催化剂颗粒021以及导向结构01非晶硅薄膜40；并对非晶硅薄膜40进行退火，使非晶硅由催化剂颗粒021开始沿导向结构01的延伸方向生长形成硅基纳米线41。
步骤04、如图9d所示，去除催化剂颗粒021，并保留第一预设区域内的非晶硅薄膜(图中未视出)和硅基纳米线41，形成第一有源层12的图形。
步骤05、如图9e所示，形成第二有源层22的图形。
步骤06、如图9f所示，形成栅极绝缘层30。
步骤07、如图9g所示，形成第一栅电极11和第二栅电极12的图形。
步骤08、如图9h所示，形成蚀阻挡层50的图形。
步骤08、如图9i所示，通过一次构图工艺形成第一源电极13、第一漏电极14、第二源电极23和第二漏电极24的图形。第一源电极13和第一漏电极14通过贯穿刻蚀阻挡层50和栅极绝缘层30的过孔与第一有源层12连接，第二源电极23和第二漏电极24通过贯穿刻蚀阻挡层50的和栅极绝缘层30过孔与第二有源层22连接。
在上述实施例中，在形成导向结构之前还可以形成缓冲层，用来隔离衬底基板中杂质。
当然，在具体实施时，也可以对缓冲层图案化处理构成导向结构，例如缓冲层采用氮化硅(SiNX)或氧化硅(SiOx)形成，厚度控制在10nm～1000nm之间，然后通过构图工艺形成导向结构。这样缓冲层既可以隔离衬底基板中杂质，又可以省去单独用于制作导向结构的膜层。
在具体实施时，顶栅型薄膜晶体管和底栅型薄膜晶体管在制作工艺上仅是膜层先后制作顺序的改变，因此，上述顶栅型薄膜晶体管中各膜层的制备可以参考上述底栅型薄膜晶体管中具有相同功能的膜层的制备。
在具体实施时，当上述阵列基板应用于显示面板时，在形成第一薄膜晶体管和第二薄膜晶体管之后，如图10所示，还包括在衬底基板10上形成平坦化层60、电极层70等，在此不作限定。
在具体实施时，本发明不限于以上所举结构，同样适合于第一薄膜晶体管为底栅型晶体管，第二薄膜晶体管为顶栅型晶体管，或者，第一薄膜晶体管为顶栅型晶体管，第二薄膜晶体管为底栅型晶体管等的TFT结构，本领域的技术人员可以在不出现知识创造的前提下了解，在此不在赘述。
基于同一发明构思，本发明实施例还提供了一种阵列基板，阵列基板采用本发明实施例提供的上述任一种制备方法制备；其中，如图6h、图7和图9i所示，阵列基板包括位于衬底基板10上的第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管包括：第一栅电极11、第一有源层12、第一源电极13和第一漏电极14；第二薄膜晶体管包括：第二栅电极21、第二有源层22、第二源电极23和第二漏电极24；
在第一薄膜晶体管中，第一有源层12下方设置有至少一个沿第一方向延伸的导向结构01，第一有源层12的材料为硅基纳米线，且硅基纳米线的延伸方向与导向结构01的延伸方向相同，且导向结构01沿第一方向的长度大于硅基纳米线沿第一方向的长度；
第二有源层22的材料与第一有源层12的材料不相同。
可选地，在本发明实施例提供的阵列基板中，第二有源层的材料为低温多晶硅材料、碳纳米管材料或者氧化物半导体材料。
在具体实施时，参见图11a和图11b所示，在第一薄膜晶体管中，导向结构01沿第一方向X延伸，硅基纳米线41的延伸方向与导向结构01的延伸方向相同，为第一源电极13与第一漏电极14的连线方向。图11a和图11b仅是为了说明硅基纳米线41在第一薄膜晶体管中的位置关系。
在具体实施时，由于该阵列基板解决问题的原理与前述一种阵列基板的制备方法相似，因此该阵列基板的实施可以参见前述制备方法的实施，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。该显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
在具体实施时，第一薄膜晶体管可以位于显示面板的边框区域，这样可以减小边框的宽度。
本发明实施例提供的一种阵列基板、其制备方法及显示面板，包括：在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管。在形成第一薄膜晶体管的有源层时，利用催化剂颗粒与硅具有较低的共熔点、以非晶硅的吉布斯自由能大于结晶硅(硅基纳米线)的吉布斯自由能为驱动力、通过熔融的催化剂颗粒吸收非晶硅形成过饱和硅共熔体，使硅成核生长成为硅基纳米线。并且硅基纳米线在生长过程中，非晶硅薄膜在催化剂颗粒的作用下沿着导向结构线性生长，从而获得高密度、高均一性的硅基纳米线。另外，通过对催化剂颗粒的尺寸以及非晶硅薄膜的厚度进行控制还可以实现对硅基纳米线的宽度进行控制。从而实现尺度均一可控的硅基纳米线薄膜晶体管的制备。另外，第一有源层和第二有源层采用不同的材料进行制作，使不同薄膜晶体管发挥不同的优势，以增加阵列基板的实用范围。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种阵列基板的制备方法，包括：在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管；其中形成所述第一薄膜晶体管包括：在衬底基板上形成第一栅电极的图形、第一有源层的图形、第一源电极和第一漏电极的图形；形成所述第二薄膜晶体管包括：在衬底基板上形成第二栅电极的图形、第二有源层的图形、第二源电极和第二漏电极的图形；其特征在于：
所述第一有源层的材料与所述第二有源层的材料不相同；
且在形成所述第一有源层的图形之前，还包括：
形成导向结构；
在所述导向结构至少一侧形成至少一个催化剂颗粒的图形；其中，所述催化剂颗粒与硅具有温度范围在200℃～1000℃共熔点；
形成所述第一有源层的图形，具体包括：
形成覆盖所述催化剂颗粒和所述导向结构的非晶硅薄膜；
对所述非晶硅薄膜进行退火，使非晶硅由所述催化剂颗粒开始沿所述导向结构的延伸方向生长形成硅基纳米线；
去除所述催化剂颗粒，并保留第一预设区域内的所述非晶硅薄膜和所述硅基纳米线，形成所述第一有源层的图形，其中，所述催化剂颗粒位于所述第一预设区域外。
2.如权利要求1所述的制备方法，其特征在于，所述第二有源层的材料为低温多晶硅材料、碳纳米管材料或者氧化物半导体材料。
3.如权利要求2所述的制备方法，其特征在于，所述第一栅电极的图形与所述第二栅电极的图形通过一次构图工艺形成；
所述第一源电极的图形、所述第一漏电极的图形、所述第二源电极的图形和所述第二漏电极的图形通过一次构图工艺同时形成。
4.如权利要求3所述的制备方法，其特征在于，所述第二有源层的材料为低温多晶硅材料；
所述第二有源层的图形和所述第一有源层的图形通过一次构图工艺同时形成，具体为：
在对所述非晶硅薄膜进行退火之后，对形成有所述硅基纳米线的非晶硅薄膜进行准分子激光退火处理，使所述非晶硅薄膜转换为低温多晶硅薄膜；
去除所述催化剂颗粒，并对所述低温多晶硅薄膜进行构图，保留所述第一预设区域的硅基纳米线和所述低温多晶硅薄膜形成第一有源层的图形，保留第二预设区域的低温多晶硅薄膜形成第二有源层的图形。
5.如权利要求1所述的制备方法，其特征在于，形成多个导向结构，所述多个导向结构中的任一个均沿第一方向延伸，所述多个导向结构垂直于所述第一方向的截面包括凹凸结构，且所述凹凸结构的每一凹槽内形成有一个所述催化剂颗粒。
6.如权利要求1所述的制备方法，其特征在于，形成多个导向结构，所述多个导向结构中的任一个均沿第一方向延伸，所述多个导向结构垂直于所述第一方向的截面为包括至少一个台阶的阶梯结构，且所述阶梯结构的每一台阶上形成有一个所述催化剂颗粒。
7.如权利要求5或6所述的制备方法，其特征在于，在形成所述第一栅电极的图形之后形成所述第一有源层的图形；
形成所述第一栅电极的图形之后，在形成所述第一有源层的图形之前，还包括：形成第一栅极绝缘层；
所述形成多个导向结构，具体包括：对所述第一栅极绝缘层进行构图，形成所述导向结构。
8.如权利要求5或6所述的制备方法，其特征在于，在形成所第一述栅电极的图形之后形成所述第一有源层的图形；
形成所述第一栅电极的图形之后，在形成所述第一有源层的图形之前，还包括：形成第一栅极绝缘层；
所述形成多个导向结构，具体包括：所述第一栅电极的图形和覆盖于所述第一栅电极上的所述第一栅极绝缘层构成所述导向结构，其中，所述第一栅电极垂直于所述第一方向的截面包括凹凸结构，或者，所述第一栅电极垂直于所述第一方向的截面包括至少一个台阶的阶梯结构。
9.如权利要求5或6所述的制备方法，其特征在于，在形成所述第一栅电极的图形之前形成所述第一有源层的图形；
形成多个导向结构，具体包括：在所述衬底基板上形成介电层，对所述介电层进行构图，形成所述多个导向结构。
10.如权利要求1-6任一项所述的制备方法，其特征在于，所述催化剂颗粒的材料包括铟、锡、镍或氧化铟。
11.如权利要求1-6任一项所述的制备方法，其特征在于，所述催化剂颗粒的粒径为5nm～10μm。
12.如权利要求1-6任一项所述的制备方法，其特征在于，形成所述催化剂颗粒的图形，具体包括：
在形成有所述导向结构的衬底基板上形成所述催化剂膜层；
在所述催化剂膜层上形成压印胶；
对所述压印胶进行纳米压印工艺，形成压印胶颗粒的图形；
以所述压印胶颗粒的图形为掩膜图形对所述催化剂膜层进行刻蚀，形成所述催化剂颗粒的图形。
13.如权利要求1-6任一项所述的制备方法，其特征在于，形成所述催化剂颗粒的图形，具体包括：
在形成有所述导向结构的衬底基板上形成所述催化剂膜层；
在所述催化剂膜层上形成压印胶；
对所述压印胶进行纳米压印工艺，形成压印胶线的图形；其中所述压印胶线的延伸方向与所述导向结构的延伸方向垂直；
以所述压印胶线的图形为掩膜图形对所述催化剂膜层进行刻蚀，形成催化剂线的图形；
对所述催化剂线进行等离子体轰击，形成所述催化剂颗粒的图形。
14.一种阵列基板，其特征在于，所述阵列基板采用权利要求1-13任一项所述的制备方法制备；其中，所述阵列基板包括位于衬底基板上的第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括：第一栅电极、第一有源层、第一源电极和第一漏电极；所述第二薄膜晶体管包括：第二栅电极、第二有源层、第二源电极和第二漏电极；
在所述第一薄膜晶体管中，所述第一有源层下方设置有至少一个沿第一方向延伸的导向结构，所述第一有源层的材料为硅基纳米线，且所述硅基纳米线的延伸方向与所述导向结构的延伸方向相同，且所述导向结构沿所述第一方向的长度大于所述硅基纳米线沿所述第一方向的长度；
所述第二有源层的材料与所述第一有源层的材料不相同。
15.一种显示面板，其特征在于，包括如权利要求14所述的阵列基板。
CN201910392488.XA 2019-05-13 2019-05-13 一种阵列基板、其制备方法及显示面板 Pending CN112018032A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910392488.XA CN112018032A (zh) 2019-05-13 2019-05-13 一种阵列基板、其制备方法及显示面板
PCT/CN2020/081172 WO2020228421A1 (zh) 2019-05-13 2020-03-25 阵列基板、其制备方法及显示面板
US17/047,912 US11715744B2 (en) 2019-05-13 2020-03-25 Array substrate, preparation method thereof, and display panel
US18/208,529 US20230352496A1 (en) 2019-05-13 2023-06-12 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910392488.XA CN112018032A (zh) 2019-05-13 2019-05-13 一种阵列基板、其制备方法及显示面板

Publications (1)

Publication Number Publication Date
CN112018032A true CN112018032A (zh) 2020-12-01

Family

ID=73290030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910392488.XA Pending CN112018032A (zh) 2019-05-13 2019-05-13 一种阵列基板、其制备方法及显示面板

Country Status (3)

Country Link
US (2) US11715744B2 (zh)
CN (1) CN112018032A (zh)
WO (1) WO2020228421A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206015A (zh) * 2021-04-30 2021-08-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN113394299A (zh) * 2021-06-16 2021-09-14 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969250A (zh) * 2012-11-22 2013-03-13 京东方科技集团股份有限公司 Ltps薄膜及薄膜晶体管的制备方法、阵列基板及显示装置
CN103247669A (zh) * 2012-02-07 2013-08-14 中国科学院微电子研究所 双栅电荷俘获存储器及其制作方法
US20130228750A1 (en) * 2005-04-07 2013-09-05 Lg Display Co., Ltd. Thin film transistor method of fabricating the same
CN104882487A (zh) * 2015-05-15 2015-09-02 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN107086180A (zh) * 2017-03-15 2017-08-22 南京大学 一种单根纳米线多通道复用薄膜晶体管器件的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2562135A1 (de) 2011-08-22 2013-02-27 ETH Zurich Verfahren zur Herstellung und Ausrichtung von Nanowires und Anwendungen eines solchen Verfahrens
CN104576744A (zh) 2013-10-24 2015-04-29 中国科学院苏州纳米技术与纳米仿生研究所 碳纳米管薄膜晶体管、amoled像素柔性驱动电路及制作方法
CN105239156A (zh) * 2015-09-15 2016-01-13 南京大学 一种外延定向生长、转移和集成平面半导体纳米线的方法
US11004985B2 (en) * 2016-05-30 2021-05-11 Samsung Electronics Co., Ltd. Semiconductor device having multi-thickness nanowire
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
KR102305442B1 (ko) * 2017-03-30 2021-09-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
CN107768386B (zh) 2017-11-16 2020-09-01 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法以及液晶显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130228750A1 (en) * 2005-04-07 2013-09-05 Lg Display Co., Ltd. Thin film transistor method of fabricating the same
CN103247669A (zh) * 2012-02-07 2013-08-14 中国科学院微电子研究所 双栅电荷俘获存储器及其制作方法
CN102969250A (zh) * 2012-11-22 2013-03-13 京东方科技集团股份有限公司 Ltps薄膜及薄膜晶体管的制备方法、阵列基板及显示装置
CN104882487A (zh) * 2015-05-15 2015-09-02 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN107086180A (zh) * 2017-03-15 2017-08-22 南京大学 一种单根纳米线多通道复用薄膜晶体管器件的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206015A (zh) * 2021-04-30 2021-08-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN113394299A (zh) * 2021-06-16 2021-09-14 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
WO2020228421A1 (zh) 2020-11-19
US20230352496A1 (en) 2023-11-02
US20230154939A1 (en) 2023-05-18
US11715744B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US6326311B1 (en) Microstructure producing method capable of controlling growth position of minute particle or thin and semiconductor device employing the microstructure
US7586130B2 (en) Vertical field effect transistor using linear structure as a channel region and method for fabricating the same
US20230352496A1 (en) Array substrate and display panel
JP5639063B2 (ja) 横方向成長半導体ナノワイヤの製造方法とその方法により得られたトランジスタ
US6103600A (en) Method for forming ultrafine particles and/or ultrafine wire, and semiconductor device using ultrafine particles and/or ultrafine wire formed by the forming method
CN106298957B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2019011071A1 (zh) 薄膜晶体管的制备方法、薄膜晶体管、阵列基板和显示面板
CN113454793A (zh) 包括掺杂氮的石墨烯层作为有源层的基于石墨烯的tft
Wu et al. 3D sidewall integration of ultrahigh‐density silicon nanowires for stacked channel electronics
US20100273317A1 (en) Method of growing, on a dieletric material, nanowires made of semi-conductor materials connecting two electrodes
WO2017028499A1 (zh) 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置
JPS63168052A (ja) 薄膜トランジスタとその製造方法
JP2004528710A (ja) 薄膜トランジスタを具えた電子デバイス及びその製造方法
CN111952350A (zh) 一种薄膜晶体管、阵列基板及相关制备方法
CN105914148B (zh) 石墨烯场效应管的制备方法及形成的石墨烯场效应管
CN111446288A (zh) 基于二维材料的ns叠层晶体管及其制备方法
CN111916338B (zh) 一种硅基纳米线、其制备方法及薄膜晶体管
WO2019127796A1 (zh) 薄膜晶体管及其制造方法
US9093470B1 (en) VTFT formation using capillary action
CN113130325B (zh) 平面超晶格纳米线场效应晶体管及其制备方法
US9472649B1 (en) Fabrication method for multi-zoned and short channel thin film transistors
KR100678739B1 (ko) 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법
CN108933174A (zh) 鳍式场效应晶体管及其形成方法
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
CN112002711A (zh) 阵列基板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination