CN113394299A - 薄膜晶体管、阵列基板及其制备方法、显示面板 - Google Patents

薄膜晶体管、阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN113394299A
CN113394299A CN202110665949.3A CN202110665949A CN113394299A CN 113394299 A CN113394299 A CN 113394299A CN 202110665949 A CN202110665949 A CN 202110665949A CN 113394299 A CN113394299 A CN 113394299A
Authority
CN
China
Prior art keywords
amorphous silicon
base plate
silicon
sub
substrate base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110665949.3A
Other languages
English (en)
Other versions
CN113394299B (zh
Inventor
吴昊
关峰
吕杨
赵梦
宋梦亚
李超
杜建华
王超璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110665949.3A priority Critical patent/CN113394299B/zh
Publication of CN113394299A publication Critical patent/CN113394299A/zh
Application granted granted Critical
Publication of CN113394299B publication Critical patent/CN113394299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例提供了一种薄膜晶体管、阵列基板及其制备方法、显示面板。在本申请实施例提供的薄膜晶体管中，有源结构包括具有第一设计尺寸的硅纳米线，在薄膜晶体管的制备过程中，硅纳米线可由具有设计直径的引导颗粒的引导下形成，通过改变引导颗粒的设计直径，可以制备得到具有相应设计尺寸的硅纳米线。因此，能够避免使用掩模工艺制备硅纳米线，从而能够降低薄膜晶体管的生产成本。而且，相较于现有的有源结构，硅纳米线具有载流子迁移率高、均匀性高的特点，从而能够提高薄膜晶体管的性能，能够降低薄膜晶体管的功耗。

Description

薄膜晶体管、阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，具体而言，本申请涉及一种薄膜晶体管、阵列基板及其制备方法、显示面板。
背景技术
随着电子技术的发展，TFT(Thin Film Transistor，薄膜晶体管)越来越多的应用于各种电子产品中，例如，在显示面板中，TFT可用于驱动显示面板中的发光器件，或作为发光器件的开关单元等。
在显示面板的TFT的制作过程中，栅极、源极、漏极、有源结构等膜层结构，均需要采用掩模工艺来进行制备，而且，不同功能的TFT的结构尺寸存在不同，需要更换不同的掩模版，这会导致显示面板生产成本的增高。
发明内容
本申请针对现有方式的缺点，提出一种薄膜晶体管、阵列基板及其制备方法、显示面板，用以解决现有技术中显示面板的TFT的制备需要采用多道掩模工艺，导致的生产成本增高的技术问题。
第一个方面，本申请实施例提供了一种薄膜晶体管，包括：
衬底基板；
有源结构，位于衬底基板的一侧，有源结构包括第一非晶硅结构和第一设计尺寸的硅纳米线；
源极结构和漏极结构，均位于有源结构远离衬底基板的一侧，源极结构与硅纳米线的一端连接，漏极结构与硅纳米线的另一端连接。
第二个方面，本申请实施例提供了一种阵列基板，包括：至少两种上述第一个方面所提供的薄膜晶体管，各种薄膜晶体管的第一设计尺寸不同。
第三个方面，本申请实施例提供了一种显示面板，包括：上述第二个方面所提供的阵列基板。
第四个方面，本申请实施例提供了一种如上述第二个方面所提供的阵列基板的制备方法，包括：
在衬底基板的一侧制备至少两种薄膜晶体管的第一结构；
采用还原工艺将至少两种第一结构处理形成至少两种设计直径的引导颗粒；
在各引导颗粒远离衬底基板的一侧制备非晶硅膜层；
对非晶硅膜层进行退火，形成有源结构，使得非晶硅膜层中的一部分非晶硅结构在至少两种引导颗粒的引导下形成有源结构的具有不同第一设计尺寸的至少两种硅纳米线；第一设计尺寸与设计直径相对应；有源结构还包括第一非晶硅结构；
在有源结构和衬底基板的一侧制备源极结构和漏极结构，使得硅纳米线的一端与源极结构电连接，硅纳米线的另一端与漏极结构电连接。
本申请实施例提供的技术方案带来的有益技术效果包括：
在本申请实施例提供的薄膜晶体管中，有源结构包括具有第一设计尺寸的硅纳米线，在薄膜晶体管的制备过程中，硅纳米线可由具有设计直径的引导颗粒的引导下形成，通过改变引导颗粒的设计直径，可以制备得到具有相应设计尺寸的硅纳米线。因此，能够避免使用掩模工艺制备硅纳米线，从而能够降低薄膜晶体管的生产成本。
而且，相较于现有的有源结构，硅纳米线具有载流子迁移率高、均匀性高的特点，从而能够提高薄膜晶体管的性能，能够降低薄膜晶体管的功耗。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种薄膜晶体管的结构示意图；
图2为本申请实施例提供的图1所示薄膜晶体管的俯视结构示意图；
图3为本申请实施例提供的另一种薄膜晶体管的结构示意图；
图4为本申请实施例提供一种阵列基板的结构示意图；
图5为本申请实施例提供另一种阵列基板的结构示意图；
图6为本申请实施例提供的一种阵列基板的制备方法中的流程示意图；
图7a为本申请实施例提供的一种阵列基板的制备方法中制备得到栅极结构的示意图；
图7b为本申请实施例提供的图7a所示结构的主剖视图；
图8a为本申请实施例提供的一种阵列基板的制备方法中制备得到第一膜层的示意图；
图8b为本申请实施例提供的图8a所示结构的主剖视图；
图9a为本申请实施例提供的一种阵列基板的制备方法中制备得到第三膜层的示意图；
图9b为本申请实施例提供的图9a所示结构的主剖视图；
图10为本申请实施例提供的一种阵列基板的制备方法中采用的一种压印模板的结构示意图；
图11为本申请实施例提供的一种阵列基板的制备方法中采用的另一种压印模板的结构示意图；
图12为本申请实施例提供的一种阵列基板的制备方法中利用软模板图案化压印胶层得到压印胶结构的示意图；
图13a为本申请实施例提供的一种阵列基板的制备方法中制备得到第一结构的示意图；
图13b为本申请实施例提供的图13a所示结构的主剖视图；
图14a为本申请实施例提供的一种阵列基板的制备方法中制备得到引导颗粒的示意图；
图14b为本申请实施例提供的图14a所示结构的主剖视图；
图15a为本申请实施例提供的一种阵列基板的制备方法中制备得到非晶硅膜层的示意图；
图15b为本申请实施例提供的图15a所示结构的主剖视图；
图16a为本申请实施例提供的一种阵列基板的制备方法中制备得到硅纳米线的示意图；
图16b为本申请实施例提供的图16a所示结构的主剖视图；
图16c为本申请实施例提供的图16a所示结构的俯视图；
图17a为本申请实施例提供的一种阵列基板的制备方法中制备得到源极结构和漏极结构的示意图；
图17b为本申请实施例提供的图17a所示结构的主剖视图；
图18为本申请实施例提供的一种阵列基板的制备方法中制备得到钝化层的示意图；
图19为本申请实施例提供的另一种阵列基板的制备方法中制备得到第一子结构的示意图；
图20为本申请实施例提供的另一种阵列基板的制备方法中制备得到第一牺牲层和第二牺牲层的示意图；
图21为本申请实施例提供的另一种阵列基板的制备方法中图案化第二牺牲层的示意图；
图22为本申请实施例提供的另一种阵列基板的制备方法中制备得到图案化后的第二牺牲层的示意图；
图23为本申请实施例提供的另一种阵列基板的制备方法中制备得到图案化后的第一牺牲层的示意图；
图24为本申请实施例提供的另一种阵列基板的制备方法中制备得到第四膜层的示意图；
图25为本申请实施例提供的另一种阵列基板的制备方法中制备得到第二子结构的示意图；
图26为本申请实施例提供的另一种阵列基板的制备方法中制备得到第一引导颗粒和第二引导颗粒的示意图；
图27为本申请实施例提供的另一种阵列基板的制备方法中制备得到第一子硅纳米线和第二子硅纳米线的示意图；
图28为本申请实施例提供的另一种阵列基板的制备方法中图案化第三牺牲层和第四牺牲层的示意图；
图29为本申请实施例提供的另一种阵列基板的制备方法中制备得到金属层的示意图；
图30a为本申请实施例提供的又一种阵列基板的制备方法中制备得到第二膜层的示意图；
图30b为本申请实施例提供的图30a所示结构的左剖视图；
图31a为本申请实施例提供的又一种阵列基板的制备方法中制备得到栅极结构的示意图；
图31b为本申请实施例提供的图31a所示结构的左剖视图；
图32a为本申请实施例提供的又一种阵列基板的制备方法中制备得到第一膜层的示意图；
图32b为本申请实施例提供的图32a所示结构的左剖视图；
图33a为本申请实施例提供的又一种阵列基板的制备方法中制备得到硅纳米线的示意图；
图33b为本申请实施例提供的图33a所示结构的左剖视图；
图34为本申请实施例提供的又一种阵列基板的制备方法中制备得到第一非晶硅层和第二非晶硅层的示意图。
附图标记说明：
10-衬底基板；101-第一目标区域；102-第二目标区域；
21-硅纳米线；211-第一子硅纳米线；212-第二子硅纳米线；22-第一非晶硅结构；23-第二非晶硅结构；231-第一子非晶硅结构；2311-第一子非晶硅结构231的第一部分；2312-第一子非晶硅结构231的第二部分；232-第二子非晶硅结构；
30-源极结构；31-第一源极结构；32-第二源极结构；
40-漏极结构；41-第一漏极结构；42-第二漏极结构；
50-第一膜层；51-第一凹槽；
60-栅极结构；
70-第二膜层；71-第二凹槽；
80-钝化层；
91-第一非晶硅层；
92-第二非晶硅层；
201-第三膜层；
202-压印胶结构；
2031-第一凸柱结构；2032-第二凸柱结构；2033-第一子结构；2034-第二子结构；
2041-第一引导颗粒；2042-第二引导颗粒；
205-第一牺牲层；
206-第二牺牲层；
207-第四膜层；
208-第三子牺牲结构；
209-第四子牺牲结构；
210-金属层；
215-非晶硅膜层；
300-软模板；301-凹部；
400-掩模板；
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”到另一元件时，它可以直接连接到其他元件，或者也可以存在中间元件。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
首先对本申请涉及的几个名词进行介绍和解释：
IP-SLS(In-Plane Solid-Liquid-Solid，平面固液固)生长技术是一种新型的平面硅纳米线生长技术，这是一种金属催化生长纳米线的方法。生长机理：衬底一侧的氧化铟锡材料经过氢等离子(H plasma)处理后在表面形成In(铟)纳米催化颗粒，然后覆盖一层固态的非晶硅作为前驱源。然后对衬底加热，当衬底温度加热到高于In/Si(硅)合金的温度时，In纳米催化颗粒开始吸收周围的非晶硅，形成合金液滴，合金液滴内的Si原子浓度达到过饱和状态后会在合金液滴的一侧析出晶态的硅纳米线晶核。然后以纳米晶核为基础，在吉布斯自由能的驱使下，合金液滴会牵引晶核移动，从而通过合金液滴不断的吸收非晶硅形成硅纳米线。
本申请的发明人进行研究发现，在显示面板的TFT的制作过程中，栅极、源极、漏极、有源结构等膜层结构，均需要采用掩模工艺来进行制备，而且，不同功能的TFT的结构尺寸存在不同，需要更换不同的掩模版，这会导致显示面板生产成本的增高。
本申请的发明人进行研究还发现，有机发光显示面板的制备过程中，TFT通常采用LTPS(Low Temperature Poly-Silicon，低温多晶硅)工艺制作而成，但是，在LTPS工艺的制备过程中，非晶硅结构转变为多晶硅结构时，容易产生晶界、晶粒大小分布不均匀的问题，从而影响薄膜晶体管的性能，需要单独的驱动电路对TFT进行补偿，导致有机发光显示面板的功耗增加。
本申请提供的薄膜晶体管、阵列基板及其制备方法、显示面板，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种薄膜晶体管，该薄膜晶体管的结构示意图如图1所示，图1所示薄膜晶体管的俯视结构示意图如图2所示。该薄膜晶体管，包括：衬底基板10、有源结构、源极结构30和漏极结构40。
有源结构，位于衬底基板10的一侧，有源结构10包括第一非晶硅结构22和第一设计尺寸的硅纳米线21。
源极结构30和漏极结构40，均位于有源结构远离衬底基板10的一侧，源极结构30与硅纳米线21的一端连接，漏极结构40与硅纳米线21的另一端连接。
在本申请实施例提供的薄膜晶体管中，有源结构包括具有第一设计尺寸的硅纳米线21，在薄膜晶体管的制备过程中，硅纳米线21可由具有设计直径的引导颗粒的引导下形成，通过改变引导颗粒的设计直径，可以制备得到具有相应设计尺寸的硅纳米线21。因此，能够避免使用掩模工艺制备硅纳米线，从而能够降低薄膜晶体管的生产成本。
而且，相较于现有的有源结构，硅纳米线21具有载流子迁移率高、均匀性高的特点，从而能够提高薄膜晶体管的性能，能够降低薄膜晶体管的功耗。
本技术领域人员理解的是，硅纳米线生长技术，是一种通过金属引导颗粒把非晶态的硅转化成晶态的硅纳米线的过程。通过控制制备条件，可以精确控制硅纳米线的形貌，同时硅纳米线的生长温度低于400℃，能够较好的兼容现有的显示面板产线。在硅纳米线的生长过程中，硅纳米线的宽度主要取决于金属引导颗粒的直径；硅纳米线的宽度可以直接影响TFT中载流子的迁移率。较宽的硅纳米线中，载流子的迁移率较高；相反较窄的硅纳米线中载流子的迁移率较低。因此，通过调整硅纳米线的宽度，可以根据需求制备具有不同载流子迁移率的TFT。
本申请实施例中，有源结构位于衬底基板10的一侧，源极结构30与有源结构的硅纳米线21的一端连接，漏极结构40与有源结构的硅纳米线21的另一端连接。通过改变引导颗粒的设计直径，可以制备得到具有相应设计尺寸的硅纳米线21。因此，本申请实施例提供的薄膜晶体管，能够避免使用掩模工艺制备硅纳米线，从而能够降低薄膜晶体管的生产成本。关于硅纳米线21的制备工艺会在后文进行详细说明，此处不再赘述。
本技术领域技术人员理解的是，本申请所说的硅纳米线21指的是一种半导体纳米材料，主要制作材料为单质硅，宽度或直径尺寸为纳米级，因此称为硅纳米线。应该说明的是，制备得到的硅纳米线21的截面形状多为圆形，即硅纳米线21的立体形状为圆柱体，因此，硅纳米线21的直径尺寸等于硅纳米线21的宽度尺寸。
在本申请的一个实施例中，在平行于衬底基板10的方向上，硅纳米线21和第一非晶硅结构22同层设置。
本申请实施例中，有源结构包括同层设置的硅纳米线21和第一非晶硅结构22。硅纳米线21具有较高的载流子迁移率，可以提高薄膜晶体管工作状态下的开态电流的数值，因此，薄膜晶体管工作状态下以硅纳米线21为导通通道；在薄膜晶体管处于关闭状态下，第一非晶硅结构22为导通通道，能够降低漏电流的数值。从而能够进一步提高薄膜晶体管的性能，能够降低薄膜晶体管的功耗。
而且，第一非晶硅结构22可以与硅纳米线21同时制备而成，制备工艺简单，能够进一步降低薄膜晶体管的生产成本。
在本申请的一个实施例中，有源结构中硅纳米线21的含量占比范围为50-80％，即硅纳米线21的含量与第一非晶硅结构22的含量之比为50-80％。可选地，硅纳米线21的含量占比范围为50-70％。本申请实施例中，硅纳米线21的含量占比包括端值50％、70％和80％。
在本申请的一个实施例中，硅纳米线21的第一设计尺寸为2-80纳米。应该说明的是，本申请实施例中，第一方向平行于衬底基板10，并垂直于硅纳米线21的延伸方向。本领域技术人员理解的是，制备得到的硅纳米线21的截面形状多为圆形，即硅纳米线21的立体形状为圆柱体，因此，硅纳米线21的直径尺寸等于硅纳米线21的宽度尺寸。
本申请实施例中，硅纳米线21的第一尺寸即为硅纳米线21的宽度或直径，第一尺寸的取值包括端值2纳米和80纳米。通过调整硅纳米线21的第一尺寸，可以制备具有不同载流子迁移率的TFT，满足不同的应用需求，能够提高本申请实施例提供的薄膜晶体管的应用场景。
在本申请的一个实施例中，有源结构可包括多条硅纳米线21，且任意相邻两条硅纳米线21的延伸方向相互平行。
在本申请的一个实施例中，有源结构还包括第二非晶硅结构23，第二非晶硅结构23位于硅纳米线21远离衬底基板10的一侧。
本申请实施例中，如图3所示，有源结构还包括第二非晶硅结构23，第二非晶硅结构23位于硅纳米线21远离衬底基板10的一侧。由于硅纳米线21具有较高的载流子迁移率，可以提高薄膜晶体管工作状态下的开态电流的数值，因此，薄膜晶体管工作状态下以硅纳米线21为导通通道；在薄膜晶体管处于关闭状态下，第一非晶硅结构22为导通通道，能够降低漏电流的数值。从而能够进一步提高薄膜晶体管的性能，能够降低薄膜晶体管的功耗。
在本申请的一个实施例中，如图3所示，第二非晶硅结构23包括层叠的第一子非晶硅结构231和第二子非晶硅结构232。第一子非晶硅结构231位于硅纳米线21远离衬底基板10的一侧；且第一子非晶硅结构231的第一部分2311位于硅纳米线21的中央部分远离衬底基板10的一侧；源极结构30与硅纳米线21之间和漏极结构40与硅纳米线21之间，均设置有第一子非晶硅结构231的第二部分2312；第二子非晶硅结构232位于第一子非晶硅结构231的第二部分2312远离衬底基板10的一侧，源极结构30与硅纳米线21之间和漏极结构10与硅纳米线21之间，均设置有第二子非晶硅结构232。
本申请实施例中，第一子非晶硅结构231和第二子非晶硅结构232层叠设置，第一子非晶硅结构231设置于硅纳米线21远离衬底基板10的一侧，第二子非晶硅结构232设置于第一子非晶硅结构231远离衬底基板10的一侧。可选地，第一子非晶硅结构231为非晶硅，第二子非晶硅结构232为N型非晶硅。
第一子非晶硅结构231包括第一部分2311和第二部分2312，第一子非晶硅结构231的第一部分2311位于硅纳米线21的中央部分远离衬底基板10的一侧。应该说明的是，本申请实施例中，硅纳米线21的中央部分指的是，在垂直于衬底基板10的方向上，未被源极结构30的正投影和漏极结构40的正投影所遮盖的部分。源极结构30与硅纳米线21之间和漏极结构40与硅纳米线21之间，均设置有第一子非晶硅结构231的第二部分2312。即在垂直于衬底基板10的方向上，源极结构30的正投影和漏极结构40的正投影均覆盖第一子非晶硅结构231的第二部分2312。
如图3所示，源极结构30与硅纳米线21之间和漏极结构10与硅纳米线21之间，均设置有第二子非晶硅结构232。即在垂直于衬底基板10的方向上，源极结构30的正投影和漏极结构40的正投影均覆盖第二子非晶硅结构232。本申请实施例中，第二子非晶硅结构232位于第一子非晶硅结构231的第二部分2312远离衬底基板10的一侧。可选地，在垂直于衬底基板10的方向上，第二子非晶硅结构232的正投影，与第一子非晶硅结构231的第二部分2312的正投影相重叠。
本申请实施例中，通过设置层叠的第一子非晶硅结构231和第二子非晶硅结构232，能够进一步提高薄膜晶体管的性能，能够降低薄膜晶体管的功耗。而且，在图案化制备第一子非晶硅结构231和第二子非晶硅结构232的过程中，在保障第二子非晶硅结构232形成的同时，通过设置第一子非晶硅结构231能够保障有源结构，特别是有源结构的硅纳米线21不会被刻蚀，从而能够保障薄膜晶体管的成品率，降低薄膜晶体管的生产成本。
应该说明的是，本申请实施例中，有源结构可以只包括硅纳米线21，或者，包括硅纳米线21和第一非晶硅结构22，或者，包括硅纳米线21和第二非晶硅结构23，或者，包括硅纳米线21、第一非晶硅结构22和第二非晶硅结构23。本技术领域技术人员可以根据实际需求选择不同的有源结构。
在本申请的一个实施例中，薄膜晶体管还包括第一膜层50，第一膜层50位于衬底基板10和有源结构之间，且第一膜层50远离衬底基板10的一侧设置有至少一个第一凹槽51；第一凹槽51的第一侧边和第二侧边均分布有硅纳米线21。关于第一膜层50中第一凹槽51的构造会在后文中结合制备方法进行详细说明，此处不再赘述。
本申请实施例中，通过设置第一凹槽51用于限定引导颗粒与非晶硅形成的合金液滴的移动方向，使得合金液滴定向生长，保障形成的硅纳米线21的延伸方向与第一凹槽51的第一侧边和/或第二侧边相平行，从而实现硅纳米线21的精准定位生长，能够提高硅纳米线21的生长精度，能够提高薄膜晶体管的性能。而且，通过设置第一凹槽51限定硅纳米线21的生长方向，在能够避免使用掩模工艺制备硅纳米线的情况下，还能够保障硅纳米线21的生长精度，从而能够降低薄膜晶体管的生产成本。
本申请实施例中，第一膜层50为栅极绝缘层，制作材料包括氧化硅，通过干刻等图案化工艺，在栅极绝缘层远离衬底基板10的一侧形成第一凹槽51，使得后续形成的硅纳米线21分布在第一凹槽51的第一侧边和第二侧边。
在本申请的一个实施例中，衬底基板10和第一膜层50之间设置有第二膜层70；第二膜层70远离衬底基板10的一侧设置有与第一凹槽51相匹配的第二凹槽71。关于第二膜层70中第二凹槽71的构造会在后文中结合制备方法进行详细说明，此处不再赘述。本申请实施例中，第二膜层70为缓冲层，制作材料包括氧化硅。
在本申请的一个实施例中，衬底基板10包括第一目标区域101和在第一目标区域101之外的第二目标区域102；硅纳米线21包括位于第一目标区域101的具有第一设计尺寸的第一子硅纳米线211和位于第二目标区域102的具有第二设计尺寸的第二子硅纳米线212；源极结构30包括第一源极结构31和第二源极结构32，漏极结构40包括第一漏极结构41和第二漏极结构42；第一子硅纳米线211的一端设置有第一源极结构31，另一端设置有第一漏极结构41；第二子硅纳米线212的一端设置有第二源极结构32，另一端设置有第二漏极结构42。
本申请实施例中，衬底基板10包括第一目标区域101和在第一目标区域101之外的第二目标区域102，第一目标区域101设置有具有第一设计尺寸的第一子硅纳米线211，第二目标区域102设置有具有第二设计尺寸的第二子硅纳米线212。通过在衬底基板10的不同区域设置不同设计尺寸的硅纳米线211，能够提高提高薄膜晶体管的性能，拓展薄膜晶体管的应用场景。
关于第一子硅纳米线211和第二子硅纳米线212的构造会在后文中结合制备方法进行详细说明，此处不再赘述。
在本申请的一个实施例中，薄膜晶体管还包括：栅极结构60，栅极结构60位于衬底基板10和有源结构之间；在垂直衬底基板10的方向上，至少部分栅极结构60与硅纳米线21相对应。关于栅极结构60的构造会在后文中结合制备方法进行详细说明，此处不再赘述。
基于同一发明构思，本申请实施例提供了一种阵列基板，包括：至少两种上述各个实施例提供的薄膜晶体管，各种薄膜晶体管的第一设计尺寸不同。
本申请实施例中，如图4所示，为一种阵列基板的结构示意图，阵列基板包括两种薄膜晶体管，为了便于理解，用虚框A来表示第一种薄膜晶体管，虚框B来表示第二种薄膜晶体管。第一种薄膜晶体管和第二种薄膜晶体管的区别在于，有源结构的硅纳米线21的第一设计尺寸不同，其它结构均相同。可选地，第一种薄膜晶体管为DTFT(Drive Thin FilmTransistor，驱动薄膜晶体管)，第二种薄膜晶体管为STFT(Switch Thin FilmTransistor，开关薄膜晶体管)。
在本申请实施例提供的阵列基板中，不同的薄膜晶体管具有不同第一设计尺寸的硅纳米线21，从而使得阵列基板中的薄膜晶体管实现不同的功能。在阵列基板的制备过程中，不同的硅纳米线21可在不同设计直径的引导颗粒的引导下形成，通过改变引导颗粒的设计直径，可以制备得到具有相应设计尺寸的硅纳米线21。因此，能够避免使用掩模工艺制备硅纳米线，从而能够降低阵列基板的生产成本。而且，相较于现有的有源结构，硅纳米线21具有载流子迁移率高、均匀性高的特点，从而能够提高阵列基板的性能，能够降低阵列基板的功耗。
本申请实施例中，如图5所示，为另一种阵列基板的结构示意图，同样的，用虚框A来表示第一种薄膜晶体管，虚框B来表示第二种薄膜晶体管。关于图4所示阵列基板的图5所示阵列基板的异同点，以及阵列基板中未描述的结构，均会在后文中结合制备方法进行详细说明，此处不再赘述。
基于同一发明构思，本申请实施例提供了一种显示面板，包括：上述实施例提供的阵列基板。
本申请实施例中，显示面板中阵列基板的薄膜晶体管的结构、原理和技术效果，请参阅上文中各个实施例的描述，在此不再赘述。
基于同一发明构思，本申请实施例提供了一种如上述实施例提供的阵列基板的制备方法，该方法的流程示意图如图6所示，阵列基板的制备方法包括：
S601，在衬底基板的一侧制备至少两种薄膜晶体管的第一结构。
可选地，在衬底基板10的一侧制备至少两种薄膜晶体管的第一结构第一结构可通过纳米压印工艺制备得到，纳米压印工艺的具体细节会在后文进行详细描述。本申请实施例中，各种薄膜晶体管的第一结构的具有不同的厚度，此处的厚度指的是在垂直于衬底基板10上，第一结构的尺寸。
S602，采用还原工艺将至少两种第一结构处理形成至少两种设计直径的引导颗粒。
可选地，采用还原工艺处理不同厚度的第一结构，相应的生成不同设计直径的引导颗粒。
S603，在各引导颗粒远离衬底基板的一侧制备非晶硅膜层。
S604，对非晶硅膜层进行退火，形成有源结构，使得非晶硅膜层中的一部分非晶硅结构在至少两种引导颗粒的引导下形成有源结构的具有不同第一设计尺寸的至少两种硅纳米线；第一设计尺寸与设计直径相对应；有源结构还包括第一非晶硅结构。
可选地，不同设计直径的引导颗粒，会引导非晶硅结构形成不同第一设计尺寸的硅纳米线。
S605，在有源结构和衬底基板的一侧制备源极结构和漏极结构，使得硅纳米线的一端与源极结构电连接，硅纳米线的另一端与漏极结构电连接。
在阵列基板的制备过程中，不同设计直径的引导颗粒的引导下形成不同的硅纳米线，通过改变引导颗粒的设计直径，可以制备得到具有相应设计尺寸的硅纳米线。因此，能够避免使用掩模工艺制备硅纳米线，从而能够降低阵列基板的生产成本。而且，相较于现有的有源结构，硅纳米线具有载流子迁移率高、均匀性高的特点，从而能够提高阵列基板的性能，能够降低阵列基板的功耗。
在本申请的一个实施例中，在衬底基板10的一侧制备至少两种薄膜晶体管的第一结构，包括：
在衬底基板的一侧制备第三膜层201；
在第三膜层201远离衬底基板10的一侧制备压印胶层，并图案化压印胶层得到压印胶结构202；
基于压印胶结构202图案化第三膜层201，得到第一结构，第一结构包括一种薄膜晶体管的第一凸柱结构2031和另一种薄膜晶体管的第二凸柱结构2032，第一凸柱结构2031位于衬底基板10的第一目标区域，第二凸柱结构2032位于衬底基板10的第二目标区域；在垂直衬底基板10的方向上，第一凸柱结构2031的尺寸不同于第二凸柱结构2032的尺寸。
在本申请的一个实施例中，在衬底基板10的一侧制备至少两种薄膜晶体管的第一结构之前，还包括：
在衬底基板10的一侧制备第一膜层50。
图案化第一膜层50，在第一膜层50远离衬底基板10的一侧形成至少一个第一凹槽51。
在本申请的一个实施例中，基于压印胶结构202图案化第三膜层201，得到第一结构，包括：
基于压印胶结构202图案化第三膜层，得到第一结构，使得第一凹槽51的第一侧边和第二侧边均形成有第一凸柱结构2031和第二凸柱结构2032。
在本申请的一个实施例中，采用还原工艺将至少两种第一结构处理形成至少两种设计直径的引导颗粒，包括：
采用还原工艺处理第一凸柱结构2031和第二凸柱结构2032，使得第一凸柱结构2031形成具有第一种设计直径的第一引导颗粒2041，使得第二凸柱结构2032形成具有第二种设计直径的第二引导颗粒2042；第一凹槽51的第一侧边和第二侧边均形成有第一引导颗粒2041和第二引导颗粒2042。
以及，对非晶硅膜层215进行退火，形成有源结构，使得非晶硅膜层215中的一部分非晶硅结构在至少两种引导颗粒的引导下形成有源结构的具有不同第一设计尺寸的至少两种硅纳米线，包括：
对非晶硅膜层215进行退火，使得非晶硅膜层215中位于第一侧边和第二侧边的非晶硅结构在第一引导颗粒2041和第二引导颗粒2042的引导下，在第一侧边和第二侧边均形成具有不同第一设计尺寸的至少两种硅纳米线。
在本申请的一个实施例中，在衬底基板10的一侧制备至少两种薄膜晶体管的第一结构之前，还包括：
在衬底基板10的一侧制备第二膜层70；
图案化第二膜层70，在第二膜层70远离衬底基板10的一侧形成至少一个第二凹槽71。
在本申请的一个实施例中，在衬底基板10的一侧制备至少两种薄膜晶体管的第一结构，包括：
在衬底基板一侧的第一目标区域制备的第一子结构2033，在垂直衬底基板10的方向上，第一子结构2033具有第一设计厚度；
在第一子结构2033和衬底基板10的一侧制备牺牲结构，并使得衬底基板10一侧的第二目标区域暴露，第二目标区域在第一目标区域之外；
在衬底基板10一侧的第二目标区域制备第二子结构2034，并剥离牺牲结构，在垂直衬底基板40的方向上，第二子结构2034具有第二设计厚度；第一结构包括第一子结构2033和第二子结构2034。
在本申请的一个实施例中，采用还原工艺将至少两种第一结构处理形成至少两种设计直径的引导颗粒，包括：
采用还原工艺处理第一子结构2033和第二子结构2034，使得位于第一目标区域的第一子结构2033形成具有第一种设计直径的第一引导颗粒2041，使得位于第二目标区域的第二子结构2034形成具有第二种设计直径的第二引导颗粒2042；第一设计直径与第一设计厚度相对应，第二设计直径与第二设计厚度相对应。
在本申请的一个实施例中，在有源结构和衬底基板10的一侧制备源极结构30和漏极结构40之前，还包括：
在硅纳米线21和衬底基板10的一侧依次制备第一非晶硅层91和第二非晶硅层92；
在第二非晶硅层92远离衬底基板的一侧制备金属层；
以及，在有源结构和衬底基板10的一侧制备源极结构30和漏极结构40，包括：
对金属层、第二非晶硅层92以及第一非晶硅层91进行图案化，形成源极结构30和漏极结构40、第二子非晶硅结构232以及第一子非晶硅结构231；硅纳米线21的中央部分远离衬底基板10的一侧设置有第一子非晶硅结构231的第一部分2311。
在本申请的一个实施例中，以包括DTFT和STFT的阵列基板为例，详细说明阵列基板的制备方法，包括：
在衬底基板10的一侧制备得到栅极结构60，得到如图7a和图7b所示的结构。可选地，在衬底基板10的一侧沉积一定厚度的栅极层，图案化栅极层得到栅极结构60，此处用到一道掩模工艺。本申请实施例中，包括两个栅极结构60，分别对应DTFT和STFT。可选地，栅极结构60的厚度为50纳米，栅极结构60的制作材料为钼。
在栅极结构60和衬底基10的一侧制备第一膜层50；图案化第一膜层50，在第一膜层50远离衬底基板10的一侧形成至少一个第一凹槽51，得到如图8a和图8b所示的结构。可选地，在栅极结构60和衬底基10的一侧沉积一定厚度的第一膜层50，并通过掩模工艺使得第一膜层50远离衬底基板10的一侧形成多个第一凹槽51，相邻两个第一凹槽51间设置有凸台结构，此处用到一道掩模工艺。本申请实施例中，第一膜层50为栅极绝缘层，制作材料包括氧化硅，第一膜层50的厚度为400纳米，第一凹槽51的深度为100-200纳米，即凸台结构的高度为100-200纳米。
在第一膜层50的一侧制备第三膜层201，得到如图9a和图9b所示的结构。可选地，在第一膜层50的一侧通过沉积工艺制备得到具有一定厚度的第三膜层201。本申请实施例中，第三膜层201的制作材料包括氧化铟锡，第三膜层20的厚度为15纳米。可选地，第三膜层201的制作材料还可以包括氧化锡、氧化锌等金属氧化物。
在第三膜层201远离衬底基板10的一侧制备压印胶层，并图案化压印胶层得到压印胶结构202。可选地，在第三膜层201远离衬底基板10的一侧采用涂覆工艺制备得到压印胶层，并采用软模板300图案化压印胶层，并通过UV(Ultraviolet，紫外线)光照射固化得到压印胶结构202。如图10和图11所示，为软模板300的结构示意图，软模板300包括多个凹部301，在垂直于软模板300的方向上，凹部301的形状可为圆形、六边形等形状，本领域技术人员可以根据实际需求，设置不同的凹部301形状。如图12所示，为软模板300图案化压印胶层得到压印胶结构202的示意图。
基于压印胶结构202图案化第三膜层201，得到第一结构。可选地，通过干刻工艺刻蚀掉压印胶结构202，当压印胶结构202被完全刻蚀掉后，压印胶结构202原有的图案结构会相应的转印到第三膜层201形成的第一结构上，使得第一结构具有相应的图案。
可选地，第一结构包括DTFT的第一凸柱结构2031和STFT的第二凸柱结构2032，如图13a和图13b所示。第一凸柱结构2031位于衬底基板10的第一目标区域，第二凸柱结构2032位于衬底基板10的第二目标区域；在垂直衬底基板的方向上，第一凸柱结构的尺寸不同于第二凸柱结构的尺寸。其中，第一目标区域为DTFT所对应的区域，第二目标区域为STFT所对应的区域。
采用还原工艺处理第一凸柱结构2031和第二凸柱结构2032，使得第一凸柱结构2031形成具有第一种设计直径的第一引导颗粒2041，使得第二凸柱结构2032形成具有第二种设计直径的第二引导颗粒2042；第一凹槽51的第一侧边和第二侧边均形成有第一引导颗粒2041和第二引导颗粒2042，如图14a和图14b所示。第三膜层201经过纳米压印图案化和还原工艺处理后，形成第一引导颗粒2041和第二引导颗粒2042，使得第一膜层50的部分区域暴露。第一引导颗粒2041的设计直径与第一凸柱结构2031的厚度成正比，第二引导颗粒2042的设计直径与第二凸柱结构2032的厚度成正比。
在第一引导颗粒2041、第二引导颗粒2042和第一膜层50远离衬底基板10的一侧，制备非晶硅膜层215，如图15a和图15b所示。本申请实施例中，非晶硅膜层215的厚度为30纳米。
对非晶硅膜层215进行退火，使得非晶硅膜层215中位于第一侧边和第二侧边的非晶硅结构在第一引导颗粒2041和第二引导颗粒2042的引导下，在第一凹槽51的第一侧边和第二侧边均形成具有第一设计尺寸的第一子硅纳米线211和具有第二设计尺寸的第二子硅纳米线212；将第一引导颗粒2041、第二引导颗粒2042和非晶硅膜层215中未反应的部分去除，得到如图16a图16b和图16c所示的结构。图16c中，用于两个虚框分别表示第一目标区域101和第二目标区域为102。应该说明的是，为了清楚展示第一子硅纳米线211、第二子硅纳米线212的结构，图16a图16b和图16c中未显示第一非晶硅结构，第一非晶硅结构可位于第一凹槽51内，还可以位于相邻两个第一凹槽51之间的凸台结构上。
在第一子硅纳米线211、第二子硅纳米线212和第一膜层50远离衬底基板10的一侧，沉积金属层，并图案化金属层制备得到源极结构30和漏极结构40，此处用到一道掩模工艺。本申请实施例中，源极结构30和漏极结构40的厚度为220纳米。具体的，采用掩模工艺图案化金属层制备得到与第一子硅纳米线211连接的第一源极结构31和第一漏极结构41，与第二子硅纳米线212连接的第二源极结构32和第二漏极结构42，如图17a和图17b所示。
在第一子硅纳米线211、第二子硅纳米线212、第一源极结构31、第二源极结构32、第一漏极结构41、第二漏极结构42和第一膜层50远离衬底基板10的一侧，沉积制备钝化层80，如图18所示。采用掩模工艺图案化钝化层80，在钝化层80开设过孔，使得第一源极结构31、第二源极结构32、第一漏极结构41、第二漏极结构42至少部分暴露。本申请实施例中，钝化层80的制作材料包括氧化硅和氮化硅，且氧化硅层的厚度为80纳米，氮化硅的厚度为40纳米。
综上，在本阵列基板的制备过程中，由于采用纳米压印图案化第三膜层201，得到第一结构，使得该制备过程中只用到了四次掩模工艺，从而可以降低阵列基板的生产成本。而且能够定向控制不同区域的硅纳米线21的尺寸。
在本申请的一个实施例中，以包括DTFT和STFT的阵列基板为例，详细说明另一种阵列基板的制备方法，包括：
在衬底基板10的一侧制备得到栅极结构60，在栅极结构60和衬底基10的一侧制备第一膜层50，在第一膜层50的一侧制备得到第一子结构2033，第一子结构2033与衬底基板10第一目标区域相对应，得到如图19所示的结构；且在垂直衬底基板10的方向上，第一子结构2033具有第一设计厚度。
可选地，在衬底基板10的一侧沉积一定厚度的栅极层，图案化栅极层得到栅极结构60，本申请实施例中，以两个栅极结构60为例进行说明，两个栅极结构60，分别对应DTFT和STFT，DTFT与衬底基板10第一目标区域相对应，STFT与衬底基板10第二目标区域相对应。在栅极结构60和衬底基10的一侧沉积得到第一膜层50，在第一膜层50的一侧沉积第三膜层201，图案化第三膜层201得到第一子结构2033。可选地，第一子结构2033的第一设计厚度为10纳米，第一子结构2033的制作材料包括氧化铟锡、氧化锡、氧化锌等金属氧化物中的至少一种。
在第一子结构2033和衬底基板10的一侧制备第一牺牲层205，在第一牺牲层205远离衬底基板10的一侧制备第二牺牲层206，得到如图20所示的结构。可选地，在第一子结构2033和衬底基板10的一侧依次涂覆得到第一牺牲层205和第二牺牲层206，第一牺牲层205为LOR(Lift-Off-Resist，剥离抗蚀剂)，第二牺牲层206为PR(Photoresist，光刻胶)。
图案化第二牺牲层206，使得第一牺牲层206与第二目标区域对应的部分暴露，得到如图22所示的结构。可选地，采用掩模板400，对第二牺牲层206与STFT的栅极结构60对应的部分进行曝光，如图21所示，然后剥离第二牺牲层206曝光的部分，得到如图22所示的结构。
图案化第一牺牲层205，使得衬底基板10一侧的第二目标区域暴露，且在垂直于衬底基板10的方向上，图案化后的第一牺牲层205的正投影，位于图案化后的第二牺牲层206的正投影内。可选地，将如图22所示的结构置于显影液中，使得第一牺牲层205侧向缩进，以使得第一膜层50与STFT的栅极结构60对应的部分暴露，得到如图23所示的结构。图案化后的第一牺牲层205和图案化后的第二牺牲层206形成牺牲结构。本申请实施例中，通过第一牺牲层205侧向缩进，使得图案化后的第一牺牲层205的正投影，位于图案化后的第二牺牲层206的正投影内，从而有助于后续制备的膜层在DTFT和STFT交界处的断开。
在衬底基板10一侧的第二目标区域制备第二子结构2034，并剥离牺牲结构，在垂直衬底基板40的方向上，第二子结构2034具有第二设计厚度；第一结构包括第一子结构2033和第二子结构2034。可选地，在图案化第二牺牲层206、第一膜层50暴露部分的一侧沉积制备得到第四膜层207，得到如图24所示的结构。
第四膜层207与STFT的栅极结构60对应的部分为形成第二子结构2034；剥离图案化后的第一牺牲层205、图案化后的第二牺牲层206和第四膜层207位于图案化后的第二牺牲层206一侧的部分，得到如图25所示的结构。可选地，第二子结构2034的第二设计厚度为5纳米，第二子结构2034的制作材料包括氧化铟锡、氧化锡、氧化锌等金属氧化物中的至少一种。第二子结构2034和第一子结构2033可采用同一种材料制备而成。
采用还原工艺处理第一子结构2033和第二子结构2034，使得位于第一目标区域的第一子结构2033形成具有第一种设计直径的第一引导颗粒2041，使得位于第二目标区域的第二子结构2034形成具有第二种设计直径的第二引导颗粒2042；第一设计直径与第一设计厚度相对应，第二设计直径与第二设计厚度相对应。
可选地，采用还原工艺处理第一子结构2033和第二子结构2034，与DTFT对应的第一子结构2033形成具有第一种设计直径的第一引导颗粒2041，与STFT对应的第二子结构2034形成具有第二种设计直径的第二引导颗粒2042，得到如图26所示的结构。由于第一子结构2033和第二子结构2034具有不同的厚度，因此形成的第一子结构2033和第二子结构2034具有不同的直径，本申请实施例中，第一子结构2033的直径为6-7纳米，第二子结构2034的直径为2-3纳米，应该说明的是，直径取值均包括端值。
在第一引导颗粒2041、第二引导颗粒2042和第一膜层50远离衬底基板10的一侧，制备非晶硅膜层215。对非晶硅膜层215进行退火，使得非晶硅膜层215的部分非晶硅结构在第一引导颗粒2041的引导下形成具有第一设计尺寸的第一子硅纳米线211；在第二引导颗粒2042的引导下，形成具有第二设计尺寸的第二子硅纳米线212，得到如图27所示的结构。可选地，本申请实施例中，第一子硅纳米线211的直径为6-7纳米，第二子硅纳米线212的直径为2-3纳米，应该说明的是，直径取值均包括端值。
将第一引导颗粒2041、第二引导颗粒2042和非晶硅膜层215中未反应的部分去除。在第一子硅纳米线211、第二子硅纳米线212和第一膜层50远离衬底基板10的一侧，依次制备第三牺牲层和第四牺牲层；图案化第三牺牲层和第四牺牲层，使得与DTFT对应的第一子硅纳米线211的两端暴露，使得与STFT对应的第二子硅纳米线212的两端暴露，得到如图28所示的结构。第一子硅纳米线211的两端的第二子硅纳米线212的两端，均未被图案化后第三牺牲层形成的第三子牺牲结构208和图案化后第四牺牲层形成的第四子牺牲结构209所遮盖。如图28所示，在平行于衬底基板10的方向上，第一子硅纳米线211和第二子硅纳米线212之间也设置有第三子牺牲结构208和第四子牺牲结构209，从而能够后续源极结构和漏极结构制备时，有效避免DTFT与STFT出现源极结构和漏极结构连接的情况。
在第四子牺牲结构209、第一子硅纳米线211暴露的两端和第二子硅纳米线212暴露的两端，远离衬底基板10的一侧沉积金属层210，位于第一子硅纳米线211暴露的两端的金属层210形成第一源极结构31和第一漏极结构41，第一源极结构31与第一子硅纳米线211的一端连接，第一漏极结构41与第一子硅纳米线211的另一端连接；位于第二子硅纳米线212暴露的两端的金属层210形成第二源极结构32和第二漏极结构42，第二源极结构32与第二子硅纳米线212的一端连接，第二漏极结构42与第二子硅纳米线212的另一端连接，得到如图29所示的结构。源极结构30包括第一源极结构31和第二源极结构32，漏极结构40包括第一漏极结构41和第二漏极结构42。此步骤也无需用到掩模工艺。将第三子牺牲结构208、第四子牺牲结构209、以及位于第四子牺牲结构209一侧的金属层210去除，即可完成阵列基板的制备。
在本申请的一个实施例中，以包括DTFT和STFT的阵列基板为例，详细说明又一种阵列基板的制备方法，包括：
在衬底基板10的一侧制备第二膜层70；图案化第二膜层70，在第二膜层70远离衬底基板10的一侧形成至少一个第二凹槽71，如图30a和图30b所示。可选地，在衬底基板10的一侧沉积制备第二膜层70，图案化第二膜层70，在第二膜层70远离衬底基板10的一侧形成至少一个第二凹槽71。本申请实施例中，第二膜层70为缓冲层，制作材料包括氧化硅，第二膜层70的厚度为200-400纳米。在第二膜层70和衬底基板10的一侧制备栅极结构60，如图31a和图31b所示。可选地，在第二膜层70和衬底基板10的一侧沉积一定厚度的栅极层，图案化栅极层得到栅极结构60，本申请实施例中，栅极结构60的厚度为50-100纳米，栅极结构60的制作材料为钼。
在栅极结构60和第二膜层70远离衬底基板10的一侧制备第一膜层50，如图32a和图32b所示。可选地，在栅极结构60和第二膜层70远离衬底基板10的一侧沉积制备第一膜层50，第一膜层50的第一凹槽51与第二凹槽71相匹配。本申请实施例中，第一膜层50为栅极绝缘层，制作材料包括氧化硅和氮化硅，第一膜层50的厚度为100-200纳米。
在第一膜层50远离衬底基板10的一侧制备纳米硅线21，使得第一凹槽51内分布有纳米硅线21，如图33a和图33b所示。关于纳米硅线21的具体制备工艺参见上文所述，此处不再赘述。
在硅纳米线21和衬底基板10的一侧依次制备第一非晶硅层91和第二非晶硅层92，如图34所示。可选地，在硅纳米线21和衬底基板10的一侧沉积制备第一非晶硅层91，在第一非晶硅层91远离衬底基板10的一侧沉积制备第二非晶硅层92。本是申请实施例中，第一非晶硅层91的制作材料为非晶硅，厚度为10-100纳米；第二非晶硅层92的制作材料为N型非晶硅，厚度为30-60纳米。
在第二非晶硅层92远离衬底基板10的一侧制备金属层，可选地，在第二非晶硅层92远离衬底基板10的一侧沉积制备金属层，金属层的制作材料为钼，厚度为2000纳米。
对金属层、第二非晶硅层92以及第一非晶硅层91进行图案化，形成源极结构30和漏极结构40、第二子非晶硅结构232以及第一子非晶硅结构231；硅纳米线21的中央部分远离衬底基板10的一侧设置有第一子非晶硅结构231的第一部分2311。可选地，对金属层、第二非晶硅层92以及第一非晶硅层91进行图案化，金属层形成源极结构30和漏极结构40；第二非晶硅层92形成第二子非晶硅结构232，在垂直于衬底基板10的方向上，源极结构30和第一子非晶硅结构231之间、漏极结构40和第一子非晶硅结构231之间均设置有第二子非晶硅结构232；第一非晶硅层91形成第一子非晶硅结构231，且第一子非晶硅结构231的第一部分2311位于硅纳米线21的中央部分远离衬底基板10的一侧，第一子非晶硅结构231的第二部分2312位于源极结构30和第一膜层50之间、漏极结构40和第一膜层50之间。
应用本申请实施例，至少能够实现如下有益效果：
在本申请实施例提供的薄膜晶体管中，有源结构包括具有第一设计尺寸的硅纳米线21，在薄膜晶体管的制备过程中，硅纳米线21可由具有设计直径的引导颗粒的引导下形成，通过改变引导颗粒的设计直径，可以制备得到具有相应设计尺寸的硅纳米线21。因此，能够避免使用掩模工艺制备硅纳米线，从而能够降低薄膜晶体管的生产成本。
而且，相较于现有的有源结构，硅纳米线21具有载流子迁移率高、均匀性高的特点，从而能够提高薄膜晶体管的性能，能够降低薄膜晶体管的功耗。
本申请实施例中，有源结构还包括第二非晶硅结构23，第二非晶硅结构23位于硅纳米线21远离衬底基板10的一侧。由于硅纳米线21具有较高的载流子迁移率，可以提高薄膜晶体管工作状态下的开态电流的数值，因此，薄膜晶体管工作状态下以硅纳米线21为导通通道；在薄膜晶体管处于关闭状态下，第一非晶硅结构22为导通通道，能够降低漏电流的数值，从而能够进一步提高薄膜晶体管的性能，能够进一步降低薄膜晶体管的功耗。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (19)

1.一种薄膜晶体管，其特征在于，包括：
衬底基板；
有源结构，位于衬底基板的一侧，所述有源结构包括第一非晶硅结构和第一设计尺寸的硅纳米线；
源极结构和漏极结构，均位于所述有源结构远离衬底基板的一侧，所述源极结构与所述硅纳米线的一端连接，所述漏极结构与所述硅纳米线的另一端连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括下述至少一项：
在平行于所述衬底基板的方向上，所述硅纳米线和所述第一非晶硅结构同层设置；
所述硅纳米线的含量占比范围为50-80％；
所述硅纳米线的第一设计尺寸为2-80纳米。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源结构还包括第二非晶硅结构，所述第二非晶硅结构位于所述硅纳米线远离所述衬底基板的一侧。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第二非晶硅结构包括层叠的第一子非晶硅结构和第二子非晶硅结构；
所述第一子非晶硅结构位于所述硅纳米线远离所述衬底基板的一侧；且所述第一子非晶硅结构的第一部分位于所述硅纳米线的中央部分远离所述衬底基板的一侧；所述源极结构与所述硅纳米线之间和所述漏极结构与所述硅纳米线之间，均设置有所述第一子非晶硅结构的第二部分；
所述第二子非晶硅结构位于所述第一子非晶硅结构的第二部分远离所述衬底基板的一侧，所述源极结构与所述硅纳米线之间和所述漏极结构与所述硅纳米线之间，均设置有所述第二子非晶硅结构。
5.根据权利要求1所述的薄膜晶体管，其特征在于，还包括：第一膜层，位于所述衬底基板和所述有源结构之间，且所述第一膜层远离所述衬底基板的一侧设置有至少一个第一凹槽；
所述第一凹槽的第一侧边和第二侧边均分布有所述硅纳米线。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述衬底基板和所述第一膜层之间设置有第二膜层；
所述第二膜层远离所述衬底基板的一侧设置有与所述第一凹槽相匹配的第二凹槽。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述衬底基板包括第一目标区域和在第一目标区域之外的第二目标区域；所述硅纳米线包括位于第一目标区域的具有第一设计尺寸的第一子硅纳米线和位于第二目标区域的具有第二设计尺寸的第二子硅纳米线；
所述源极结构包括第一源极结构和第二源极结构，所述漏极结构包括第一漏极结构和第二漏极结构；所述第一子硅纳米线的一端设置有所述第一源极结构，另一端设置有所述第一漏极结构；所述第二子硅纳米线的一端设置有所述第二源极结构，另一端设置有所述第二漏极结构。
8.根据权利要求1所述薄膜晶体管，其特征在于，还包括：栅极结构，位于所述衬底基板和所述有源结构之间；在垂直所述衬底基板的方向上，至少部分所述栅极结构与所述硅纳米线相对应。
9.一种阵列基板，其特征在于，包括：至少两种如权利要求1-8中任一项所述的薄膜晶体管，各种所述薄膜晶体管的第一设计尺寸不同。
10.一种显示面板，其特征在于，包括：权利要求9所述的阵列基板。
11.一种如权利要求9所述阵列基板的制备方法，其特征在于，包括：
在衬底基板的一侧制备至少两种薄膜晶体管的第一结构；
采用还原工艺将至少两种所述第一结构处理形成至少两种设计直径的引导颗粒；
在各所述引导颗粒远离所述衬底基板的一侧制备非晶硅膜层；
对所述非晶硅膜层进行退火，形成有源结构，使得所述非晶硅膜层中的一部分非晶硅结构在至少两种所述引导颗粒的引导下形成所述有源结构的具有不同第一设计尺寸的至少两种硅纳米线；所述第一设计尺寸与所述设计直径相对应；有源结构还包括第一非晶硅结构；
在所述有源结构和衬底基板的一侧制备源极结构和漏极结构，使得所述硅纳米线的一端与所述源极结构电连接，所述硅纳米线的另一端与所述漏极结构电连接。
12.根据权利要求11所述的制备方法，其特征在于，所述在衬底基板的一侧制备至少两种薄膜晶体管的第一结构，包括：
在所述衬底基板的一侧制备第三膜层；
在所述第三膜层远离所述衬底基板的一侧制备压印胶层，并图案化所述压印胶层得到压印胶结构；
基于所述压印胶结构图案化所述第三膜层，得到所述第一结构，所述第一结构包括一种薄膜晶体管的第一凸柱结构和另一种薄膜晶体管的第二凸柱结构，所述第一凸柱结构位于所述衬底基板的第一目标区域，所述第二凸柱结构位于所述衬底基板的第二目标区域；在垂直所述衬底基板的方向上，所述第一凸柱结构的尺寸不同于所述第二凸柱结构的尺寸。
13.根据权利要求12所述的制备方法，其特征在于，所述在衬底基板的一侧制备至少两种薄膜晶体管的第一结构之前，还包括：
在所述衬底基板的一侧制备第一膜层；
图案化所述第一膜层，在所述第一膜层远离所述衬底基板的一侧形成至少一个第一凹槽。
14.根据权利要求13所述的制备方法，其特征在于，所述基于所述压印胶结构图案化所述第三膜层，得到所述第一结构，包括：
基于所述压印胶结构图案化所述第三膜层，得到所述第一结构，使得所述第一凹槽的第一侧边和第二侧边均形成有所述第一凸柱结构和所述第二凸柱结构。
15.根据权利要求14所述的制备方法，其特征在于，所述采用还原工艺将至少两种所述第一结构处理形成至少两种设计直径的引导颗粒，包括：
采用还原工艺处理所述第一凸柱结构和所述第二凸柱结构，使得所述第一凸柱结构形成具有第一种设计直径的第一引导颗粒，使得所述第二凸柱结构形成具有第二种设计直径的第二引导颗粒；所述第一凹槽的第一侧边和第二侧边均形成有所述第一引导颗粒和所述第二引导颗粒；
以及，所述对所述非晶硅膜层进行退火，形成有源结构，使得所述非晶硅膜层中的一部分非晶硅结构在至少两种所述引导颗粒的引导下形成所述有源结构的具有不同第一设计尺寸的至少两种硅纳米线，包括：
对所述非晶硅膜层进行退火，使得所述非晶硅膜层中位于所述第一侧边和所述第二侧边的非晶硅结构在所述第一引导颗粒和所述第二引导颗粒的引导下，在所述第一侧边和所述第二侧边均形成具有不同第一设计尺寸的至少两种硅纳米线。
16.根据权利要求11所述的制备方法，其特征在于，所述在衬底基板的一侧制备至少两种薄膜晶体管的第一结构之前，还包括：
在所述衬底基板的一侧制备第二膜层；
图案化所述第二膜层，在所述第二膜层远离所述衬底基板的一侧形成至少一个第二凹槽。
17.根据权利要求11所述的制备方法，其特征在于，所述在衬底基板的一侧制备至少两种薄膜晶体管的第一结构，包括：
在所述衬底基板一侧的第一目标区域制备的第一子结构，在垂直所述衬底基板的方向上，所述第一子结构具有第一设计厚度；
在所述第一子结构和所述衬底基板的一侧制备牺牲结构，并使得所述衬底基板一侧的第二目标区域暴露，第二目标区域在第一目标区域之外；
在所述衬底基板一侧的第二目标区域制备第二子结构，并剥离所述牺牲结构，在垂直所述衬底基板的方向上，所述第二子结构具有第二设计厚度；所述第一结构包括所述第一子结构和所述第二子结构。
18.根据权利要求17所述的制备方法，其特征在于，所述采用还原工艺将至少两种所述第一结构处理形成至少两种设计直径的引导颗粒，包括：
采用还原工艺处理所述第一子结构和所述第二子结构，使得位于第一目标区域的所述第一子结构形成具有第一种设计直径的第一引导颗粒，使得位于第二目标区域的所述第二子结构形成具有第二种设计直径的第二引导颗粒；所述第一设计直径与所述第一设计厚度相对应，所述第二设计直径与所述第二设计厚度相对应。
19.根据权利要求11所述的制备方法，其特征在于，所述在所述有源结构和衬底基板的一侧制备源极结构和漏极结构之前，还包括：
在所述硅纳米线和所述衬底基板的一侧依次制备第一非晶硅层和第二非晶硅层；
在所述第二非晶硅层远离所述衬底基板的一侧制备金属层；
以及，所述在所述有源结构和衬底基板的一侧制备源极结构和漏极结构，包括：
对所述金属层、所述第二非晶硅层以及所述第一非晶硅层进行图案化，形成所述源极结构和所述漏极结构、第二子非晶硅结构以及第一子非晶硅结构；所述硅纳米线的中央部分远离所述衬底基板的一侧设置有所述第一子非晶硅结构的第一部分。
CN202110665949.3A 2021-06-16 2021-06-16 薄膜晶体管、阵列基板及其制备方法、显示面板 Active CN113394299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110665949.3A CN113394299B (zh) 2021-06-16 2021-06-16 薄膜晶体管、阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110665949.3A CN113394299B (zh) 2021-06-16 2021-06-16 薄膜晶体管、阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN113394299A true CN113394299A (zh) 2021-09-14
CN113394299B CN113394299B (zh) 2024-08-06

Family

ID=77621394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110665949.3A Active CN113394299B (zh) 2021-06-16 2021-06-16 薄膜晶体管、阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN113394299B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221110A1 (zh) * 2022-05-20 2023-11-23 京东方科技集团股份有限公司 纳米线、薄膜晶体管制备方法、薄膜晶体管及半导体器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015188594A1 (zh) * 2014-06-11 2015-12-17 京东方科技集团股份有限公司 多晶硅层及显示基板的制备方法、显示基板
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US20170005115A1 (en) * 2014-12-23 2017-01-05 Boe Technology Group Co., Ltd. Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus
US20180145146A1 (en) * 2015-08-03 2018-05-24 Boe Technology Group Co., Ltd. Thin film transistor, method for manufacturing the same, array substrate and display device
CN110690170A (zh) * 2019-10-23 2020-01-14 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板
CN111682076A (zh) * 2020-06-24 2020-09-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
CN111916338A (zh) * 2019-05-08 2020-11-10 京东方科技集团股份有限公司 一种硅基纳米线、其制备方法及薄膜晶体管
CN111952350A (zh) * 2019-05-14 2020-11-17 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制备方法
CN112018032A (zh) * 2019-05-13 2020-12-01 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015188594A1 (zh) * 2014-06-11 2015-12-17 京东方科技集团股份有限公司 多晶硅层及显示基板的制备方法、显示基板
US20170005115A1 (en) * 2014-12-23 2017-01-05 Boe Technology Group Co., Ltd. Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus
US20180145146A1 (en) * 2015-08-03 2018-05-24 Boe Technology Group Co., Ltd. Thin film transistor, method for manufacturing the same, array substrate and display device
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN111916338A (zh) * 2019-05-08 2020-11-10 京东方科技集团股份有限公司 一种硅基纳米线、其制备方法及薄膜晶体管
CN112018032A (zh) * 2019-05-13 2020-12-01 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN111952350A (zh) * 2019-05-14 2020-11-17 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制备方法
CN110690170A (zh) * 2019-10-23 2020-01-14 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板
CN111682076A (zh) * 2020-06-24 2020-09-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221110A1 (zh) * 2022-05-20 2023-11-23 京东方科技集团股份有限公司 纳米线、薄膜晶体管制备方法、薄膜晶体管及半导体器件

Also Published As

Publication number Publication date
CN113394299B (zh) 2024-08-06

Similar Documents

Publication Publication Date Title
US9614102B2 (en) Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption
US20060125025A1 (en) Vertical field effect transistor and method for fabricating the same
CN102405517A (zh) 双重自对准金属氧化物tft
WO2016165186A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN103988307B (zh) 掩模数目减少的自对准金属氧化物tft
JP2012516053A (ja) 電界効果トランジスタの性能を強化する方法およびそれによって作られる電界効果トランジスタ
JP2003092262A (ja) 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法
CN103928399B (zh) Tft阵列基板的制作方法、tft阵列基板以及显示装置
US20230352496A1 (en) Array substrate and display panel
WO2021259361A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
CN107170759A (zh) 一种阵列基板及其制作方法、显示装置
US11711948B2 (en) Display panel, preparation method thereof, and display apparatus
CN113394299B (zh) 薄膜晶体管、阵列基板及其制备方法、显示面板
CN114242780A (zh) 氧化铟锡垂直型环栅场效应晶体管及其制备方法
US8110829B2 (en) Array substrate of liquid crystal display and method for fabricating the same
JP2005202394A (ja) 液晶表示素子及びその製造方法
CN103560114A (zh) 一种tft阵列基板及其制造方法、显示装置
US8592817B2 (en) Self-aligned metal oxide TFT with reduced number of masks
WO2016179877A1 (zh) 共平面型氧化物半导体tft基板结构及其制作方法
US11860541B2 (en) Silicon-based nanowire, preparation method thereof, and thin film transistor
CN105161458B (zh) Tft基板的制作方法
CN109427976B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR20130050169A (ko) 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자
Kronemeijer et al. Flexible a-IGZO TFT technology: New developments & applications
CN106449407B (zh) 环形栅薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant